8c267a6fb25280241c558afbffd0bc68eba3356b
[vpp.git] / src / plugins / rdma / output.c
1 /*
2  *------------------------------------------------------------------
3  * Copyright (c) 2018 Cisco and/or its affiliates.
4  * Licensed under the Apache License, Version 2.0 (the "License");
5  * you may not use this file except in compliance with the License.
6  * You may obtain a copy of the License at:
7  *
8  *     http://www.apache.org/licenses/LICENSE-2.0
9  *
10  * Unless required by applicable law or agreed to in writing, software
11  * distributed under the License is distributed on an "AS IS" BASIS,
12  * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
13  * See the License for the specific language governing permissions and
14  * limitations under the License.
15  *------------------------------------------------------------------
16  */
17
18 #include <vlib/vlib.h>
19 #include <vlib/unix/unix.h>
20 #include <vlib/pci/pci.h>
21 #include <vppinfra/ring.h>
22 #include <vnet/ethernet/ethernet.h>
23 #include <vnet/devices/devices.h>
24 #include <rdma/rdma.h>
25
26 #define RDMA_TX_RETRIES 5
27
28 #define RDMA_TXQ_DV_DSEG_SZ(txq)        (RDMA_MLX5_WQE_DS * RDMA_TXQ_DV_SQ_SZ(txq))
29 #define RDMA_TXQ_DV_DSEG2WQE(d)         (((d) + RDMA_MLX5_WQE_DS - 1) / RDMA_MLX5_WQE_DS)
30
31 /*
32  * MLX5 direct verbs tx/free functions
33  */
34
35 static_always_inline void
36 rdma_device_output_free_mlx5 (vlib_main_t * vm,
37                               const vlib_node_runtime_t * node,
38                               rdma_txq_t * txq)
39 {
40   u16 idx = txq->dv_cq_idx;
41   u32 cq_mask = pow2_mask (txq->dv_cq_log2sz);
42   u32 sq_mask = pow2_mask (txq->dv_sq_log2sz);
43   u32 mask = pow2_mask (txq->bufs_log2sz);
44   u32 buf_sz = RDMA_TXQ_BUF_SZ (txq);
45   u32 log2_cq_sz = txq->dv_cq_log2sz;
46   struct mlx5_cqe64 *cqes = txq->dv_cq_cqes, *cur = cqes + (idx & cq_mask);
47   u8 op_own, saved;
48   const rdma_mlx5_wqe_t *wqe;
49
50   for (;;)
51     {
52       op_own = *(volatile u8 *) &cur->op_own;
53       if (((idx >> log2_cq_sz) & MLX5_CQE_OWNER_MASK) !=
54           (op_own & MLX5_CQE_OWNER_MASK) || (op_own >> 4) == MLX5_CQE_INVALID)
55         break;
56       if (PREDICT_FALSE ((op_own >> 4)) != MLX5_CQE_REQ)
57         vlib_error_count (vm, node->node_index, RDMA_TX_ERROR_COMPLETION, 1);
58       idx++;
59       cur = cqes + (idx & cq_mask);
60     }
61
62   if (idx == txq->dv_cq_idx)
63     return;                     /* nothing to do */
64
65   cur = cqes + ((idx - 1) & cq_mask);
66   saved = cur->op_own;
67   (void) saved;
68   cur->op_own = 0xf0;
69   txq->dv_cq_idx = idx;
70
71   /* retrieve original WQE and get new tail counter */
72   wqe = txq->dv_sq_wqes + (be16toh (cur->wqe_counter) & sq_mask);
73   if (PREDICT_FALSE (wqe->ctrl.imm == RDMA_TXQ_DV_INVALID_ID))
74     return;                     /* can happen if CQE reports error for an intermediate WQE */
75
76   ASSERT (RDMA_TXQ_USED_SZ (txq->head, wqe->ctrl.imm) <= buf_sz &&
77           RDMA_TXQ_USED_SZ (wqe->ctrl.imm, txq->tail) < buf_sz);
78
79   /* free sent buffers and update txq head */
80   vlib_buffer_free_from_ring (vm, txq->bufs, txq->head & mask, buf_sz,
81                               RDMA_TXQ_USED_SZ (txq->head, wqe->ctrl.imm));
82   txq->head = wqe->ctrl.imm;
83
84   /* ring doorbell */
85   CLIB_MEMORY_STORE_BARRIER ();
86   txq->dv_cq_dbrec[0] = htobe32 (idx);
87 }
88
89 static_always_inline void
90 rdma_device_output_tx_mlx5_doorbell (rdma_txq_t * txq, rdma_mlx5_wqe_t * last,
91                                      const u16 tail, u32 sq_mask)
92 {
93   last->ctrl.imm = tail;        /* register item to free */
94   last->ctrl.fm_ce_se = MLX5_WQE_CTRL_CQ_UPDATE;        /* generate a CQE so we can free buffers */
95
96   ASSERT (tail != txq->tail &&
97           RDMA_TXQ_AVAIL_SZ (txq, txq->head, txq->tail) >=
98           RDMA_TXQ_USED_SZ (txq->tail, tail));
99
100   CLIB_MEMORY_STORE_BARRIER ();
101   txq->dv_sq_dbrec[MLX5_SND_DBR] = htobe32 (tail);
102   CLIB_COMPILER_BARRIER ();
103   txq->dv_sq_db[0] = *(u64 *) last;
104 }
105
106 static_always_inline void
107 rdma_mlx5_wqe_init (rdma_mlx5_wqe_t * wqe, const void *tmpl,
108                     vlib_buffer_t * b, const u16 tail)
109 {
110   u16 sz = b->current_length;
111   const void *cur = vlib_buffer_get_current (b);
112   uword addr = pointer_to_uword (cur);
113
114   clib_memcpy_fast (wqe, tmpl, RDMA_MLX5_WQE_SZ);
115   /* speculatively copy at least MLX5_ETH_L2_INLINE_HEADER_SIZE (18-bytes) */
116   STATIC_ASSERT (STRUCT_SIZE_OF (struct mlx5_wqe_eth_seg, inline_hdr_start) +
117                  STRUCT_SIZE_OF (struct mlx5_wqe_eth_seg,
118                                  inline_hdr) >=
119                  MLX5_ETH_L2_INLINE_HEADER_SIZE, "wrong size");
120   clib_memcpy_fast (wqe->eseg.inline_hdr_start, cur,
121                     MLX5_ETH_L2_INLINE_HEADER_SIZE);
122
123   wqe->wqe_index_lo = tail;
124   wqe->wqe_index_hi = tail >> 8;
125   if (PREDICT_TRUE (sz >= MLX5_ETH_L2_INLINE_HEADER_SIZE))
126     {
127       /* inline_hdr_sz is set to MLX5_ETH_L2_INLINE_HEADER_SIZE
128          in the template */
129       wqe->dseg.byte_count = htobe32 (sz - MLX5_ETH_L2_INLINE_HEADER_SIZE);
130       wqe->dseg.addr = htobe64 (addr + MLX5_ETH_L2_INLINE_HEADER_SIZE);
131     }
132   else
133     {
134       /* dseg.byte_count and desg.addr are set to 0 in the template */
135       wqe->eseg.inline_hdr_sz = htobe16 (sz);
136     }
137 }
138
139 /*
140  * specific data path for chained buffers, supporting ring wrap-around
141  * contrary to the normal path - otherwise we may fail to enqueue chained
142  * buffers because we are close to the end of the ring while we still have
143  * plenty of descriptors available
144  */
145 static_always_inline u32
146 rdma_device_output_tx_mlx5_chained (vlib_main_t * vm,
147                                     const vlib_node_runtime_t * node,
148                                     const rdma_device_t * rd,
149                                     rdma_txq_t * txq, u32 n_left_from, u32 n,
150                                     u32 * bi, vlib_buffer_t ** b,
151                                     rdma_mlx5_wqe_t * wqe, u16 tail)
152 {
153   rdma_mlx5_wqe_t *last = wqe;
154   u32 wqe_n = RDMA_TXQ_AVAIL_SZ (txq, txq->head, tail);
155   u32 sq_mask = pow2_mask (txq->dv_sq_log2sz);
156   u32 mask = pow2_mask (txq->bufs_log2sz);
157   u32 dseg_mask = RDMA_TXQ_DV_DSEG_SZ (txq) - 1;
158   const u32 lkey = clib_host_to_net_u32 (rd->lkey);
159
160   vlib_buffer_copy_indices_to_ring (txq->bufs, bi, txq->tail & mask,
161                                     RDMA_TXQ_BUF_SZ (txq), n_left_from - n);
162   bi += n_left_from - n;
163
164   while (n >= 1 && wqe_n >= 1)
165     {
166       u32 *bufs = txq->bufs + (tail & mask);
167       rdma_mlx5_wqe_t *wqe = txq->dv_sq_wqes + (tail & sq_mask);
168
169       /* setup the head WQE */
170       rdma_mlx5_wqe_init (wqe, txq->dv_wqe_tmpl, b[0], tail);
171
172       bufs[0] = bi[0];
173
174       if (b[0]->flags & VLIB_BUFFER_NEXT_PRESENT)
175         {
176           /*
177            * max number of available dseg:
178            *  - 4 dseg per WQEBB available
179            *  - max 32 dseg per WQE (5-bits length field in WQE ctrl)
180            */
181 #define RDMA_MLX5_WQE_DS_MAX    (1 << 5)
182           const u32 dseg_max =
183             clib_min (RDMA_MLX5_WQE_DS * (wqe_n - 1), RDMA_MLX5_WQE_DS_MAX);
184           vlib_buffer_t *chained_b = b[0];
185           u32 chained_n = 0;
186
187           /* there are exactly 4 dseg per WQEBB and we rely on that */
188           STATIC_ASSERT (RDMA_MLX5_WQE_DS *
189                          sizeof (struct mlx5_wqe_data_seg) ==
190                          MLX5_SEND_WQE_BB, "wrong size");
191
192           /*
193            * iterate over fragments, supporting ring wrap-around contrary to
194            * the normal path - otherwise we may fail to enqueue chained
195            * buffers because we are close to the end of the ring while we
196            * still have plenty of descriptors available
197            */
198           while (chained_n < dseg_max
199                  && chained_b->flags & VLIB_BUFFER_NEXT_PRESENT)
200             {
201               struct mlx5_wqe_data_seg *dseg = (void *) txq->dv_sq_wqes;
202               dseg += ((tail + 1) * RDMA_MLX5_WQE_DS + chained_n) & dseg_mask;
203               if (((clib_address_t) dseg & (MLX5_SEND_WQE_BB - 1)) == 0)
204                 {
205                   /*
206                    * start of new WQEBB
207                    * head/tail are shared between buffers and descriptor
208                    * In order to maintain 1:1 correspondance between
209                    * buffer index and descriptor index, we build
210                    * 4-fragments chains and save the head
211                    */
212                   chained_b->flags &= ~(VLIB_BUFFER_NEXT_PRESENT |
213                                         VLIB_BUFFER_TOTAL_LENGTH_VALID);
214                   u32 idx = tail + 1 + RDMA_TXQ_DV_DSEG2WQE (chained_n);
215                   idx &= mask;
216                   txq->bufs[idx] = chained_b->next_buffer;
217                 }
218
219               chained_b = vlib_get_buffer (vm, chained_b->next_buffer);
220               dseg->byte_count = htobe32 (chained_b->current_length);
221               dseg->lkey = lkey;
222               dseg->addr = htobe64 (vlib_buffer_get_current_va (chained_b));
223
224               chained_n += 1;
225             }
226
227           if (chained_b->flags & VLIB_BUFFER_NEXT_PRESENT)
228             {
229               /*
230                * no descriptors left: drop the chain including 1st WQE
231                * skip the problematic packet and continue
232                */
233               vlib_buffer_free_from_ring (vm, txq->bufs, tail & mask,
234                                           RDMA_TXQ_BUF_SZ (txq), 1 +
235                                           RDMA_TXQ_DV_DSEG2WQE (chained_n));
236               vlib_error_count (vm, node->node_index,
237                                 dseg_max == chained_n ?
238                                 RDMA_TX_ERROR_SEGMENT_SIZE_EXCEEDED :
239                                 RDMA_TX_ERROR_NO_FREE_SLOTS, 1);
240
241               /* fixup tail to overwrite wqe head with next packet */
242               tail -= 1;
243             }
244           else
245             {
246               /* update WQE descriptor with new dseg number */
247               ((u8 *) & wqe[0].ctrl.qpn_ds)[3] = RDMA_MLX5_WQE_DS + chained_n;
248
249               tail += RDMA_TXQ_DV_DSEG2WQE (chained_n);
250               wqe_n -= RDMA_TXQ_DV_DSEG2WQE (chained_n);
251
252               last = wqe;
253             }
254         }
255       else
256         {
257           /* not chained */
258           last = wqe;
259         }
260
261       tail += 1;
262       bi += 1;
263       b += 1;
264       wqe_n -= 1;
265       n -= 1;
266     }
267
268   if (n != n_left_from)
269     rdma_device_output_tx_mlx5_doorbell (txq, last, tail, sq_mask);
270
271   txq->tail = tail;
272   return n_left_from - n;
273 }
274
275 static_always_inline u32
276 rdma_device_output_tx_mlx5 (vlib_main_t * vm,
277                             const vlib_node_runtime_t * node,
278                             const rdma_device_t * rd, rdma_txq_t * txq,
279                             const u32 n_left_from, u32 * bi,
280                             vlib_buffer_t ** b)
281 {
282
283   u32 sq_mask = pow2_mask (txq->dv_sq_log2sz);
284   u32 mask = pow2_mask (txq->bufs_log2sz);
285   rdma_mlx5_wqe_t *wqe;
286   u32 n, n_wrap;
287   u16 tail = txq->tail;
288
289   ASSERT (RDMA_TXQ_BUF_SZ (txq) <= RDMA_TXQ_DV_SQ_SZ (txq));
290
291   /* avoid wrap-around logic in core loop */
292   n = clib_min (n_left_from, RDMA_TXQ_BUF_SZ (txq) - (tail & mask));
293   n_wrap = n_left_from - n;
294
295 wrap_around:
296   wqe = txq->dv_sq_wqes + (tail & sq_mask);
297
298   while (n >= 8)
299     {
300       u32 flags = b[0]->flags | b[1]->flags | b[2]->flags | b[3]->flags;
301       if (PREDICT_FALSE (flags & VLIB_BUFFER_NEXT_PRESENT))
302         return rdma_device_output_tx_mlx5_chained (vm, node, rd, txq,
303                                                    n_left_from, n, bi, b, wqe,
304                                                    tail);
305
306       vlib_prefetch_buffer_header (b[4], LOAD);
307       rdma_mlx5_wqe_init (wqe + 0, txq->dv_wqe_tmpl, b[0], tail + 0);
308
309       vlib_prefetch_buffer_header (b[5], LOAD);
310       rdma_mlx5_wqe_init (wqe + 1, txq->dv_wqe_tmpl, b[1], tail + 1);
311
312       vlib_prefetch_buffer_header (b[6], LOAD);
313       rdma_mlx5_wqe_init (wqe + 2, txq->dv_wqe_tmpl, b[2], tail + 2);
314
315       vlib_prefetch_buffer_header (b[7], LOAD);
316       rdma_mlx5_wqe_init (wqe + 3, txq->dv_wqe_tmpl, b[3], tail + 3);
317
318       b += 4;
319       tail += 4;
320       wqe += 4;
321       n -= 4;
322     }
323
324   while (n >= 1)
325     {
326       if (PREDICT_FALSE (b[0]->flags & VLIB_BUFFER_NEXT_PRESENT))
327         return rdma_device_output_tx_mlx5_chained (vm, node, rd, txq,
328                                                    n_left_from, n, bi, b, wqe,
329                                                    tail);
330
331       rdma_mlx5_wqe_init (wqe, txq->dv_wqe_tmpl, b[0], tail);
332
333       b += 1;
334       tail += 1;
335       wqe += 1;
336       n -= 1;
337     }
338
339   if (n_wrap)
340     {
341       n = n_wrap;
342       n_wrap = 0;
343       goto wrap_around;
344     }
345
346   rdma_device_output_tx_mlx5_doorbell (txq, &wqe[-1], tail, sq_mask);
347   vlib_buffer_copy_indices_to_ring (txq->bufs, bi, txq->tail & mask,
348                                     RDMA_TXQ_BUF_SZ (txq), n_left_from);
349   txq->tail = tail;
350   return n_left_from;
351 }
352
353 /*
354  * standard ibverb tx/free functions
355  */
356
357 static_always_inline void
358 rdma_device_output_free_ibverb (vlib_main_t * vm,
359                                 const vlib_node_runtime_t * node,
360                                 rdma_txq_t * txq)
361 {
362   struct ibv_wc wc[VLIB_FRAME_SIZE];
363   u32 mask = pow2_mask (txq->bufs_log2sz);
364   u16 tail;
365   int n;
366
367   n = ibv_poll_cq (txq->ibv_cq, VLIB_FRAME_SIZE, wc);
368   if (n <= 0)
369     {
370       if (PREDICT_FALSE (n < 0))
371         vlib_error_count (vm, node->node_index, RDMA_TX_ERROR_COMPLETION, 1);
372       return;
373     }
374
375   while (PREDICT_FALSE (IBV_WC_SUCCESS != wc[n - 1].status))
376     {
377       vlib_error_count (vm, node->node_index, RDMA_TX_ERROR_COMPLETION, 1);
378       n--;
379       if (0 == n)
380         return;
381     }
382
383   tail = wc[n - 1].wr_id;
384   vlib_buffer_free_from_ring (vm, txq->bufs, txq->head & mask,
385                               RDMA_TXQ_BUF_SZ (txq),
386                               RDMA_TXQ_USED_SZ (txq->head, tail));
387   txq->head = tail;
388 }
389
390 static_always_inline u32
391 rdma_device_output_tx_ibverb (vlib_main_t * vm,
392                               const vlib_node_runtime_t * node,
393                               const rdma_device_t * rd, rdma_txq_t * txq,
394                               u32 n_left_from, u32 * bi, vlib_buffer_t ** b)
395 {
396   const u32 mask = pow2_mask (txq->bufs_log2sz);
397   struct ibv_send_wr wr[VLIB_FRAME_SIZE], *w = wr;
398   struct ibv_sge sge[VLIB_FRAME_SIZE], *s = sge;
399   u32 n = n_left_from;
400
401   while (n >= 8)
402     {
403       vlib_prefetch_buffer_header (b[4], LOAD);
404       s[0].addr = vlib_buffer_get_current_va (b[0]);
405       s[0].length = b[0]->current_length;
406       s[0].lkey = rd->lkey;
407
408       vlib_prefetch_buffer_header (b[5], LOAD);
409       s[1].addr = vlib_buffer_get_current_va (b[1]);
410       s[1].length = b[1]->current_length;
411       s[1].lkey = rd->lkey;
412
413       vlib_prefetch_buffer_header (b[6], LOAD);
414       s[2].addr = vlib_buffer_get_current_va (b[2]);
415       s[2].length = b[2]->current_length;
416       s[2].lkey = rd->lkey;
417
418       vlib_prefetch_buffer_header (b[7], LOAD);
419       s[3].addr = vlib_buffer_get_current_va (b[3]);
420       s[3].length = b[3]->current_length;
421       s[3].lkey = rd->lkey;
422
423       clib_memset_u8 (&w[0], 0, sizeof (w[0]));
424       w[0].next = &w[0] + 1;
425       w[0].sg_list = &s[0];
426       w[0].num_sge = 1;
427       w[0].opcode = IBV_WR_SEND;
428
429       clib_memset_u8 (&w[1], 0, sizeof (w[1]));
430       w[1].next = &w[1] + 1;
431       w[1].sg_list = &s[1];
432       w[1].num_sge = 1;
433       w[1].opcode = IBV_WR_SEND;
434
435       clib_memset_u8 (&w[2], 0, sizeof (w[2]));
436       w[2].next = &w[2] + 1;
437       w[2].sg_list = &s[2];
438       w[2].num_sge = 1;
439       w[2].opcode = IBV_WR_SEND;
440
441       clib_memset_u8 (&w[3], 0, sizeof (w[3]));
442       w[3].next = &w[3] + 1;
443       w[3].sg_list = &s[3];
444       w[3].num_sge = 1;
445       w[3].opcode = IBV_WR_SEND;
446
447       s += 4;
448       w += 4;
449       b += 4;
450       n -= 4;
451     }
452
453   while (n >= 1)
454     {
455       s[0].addr = vlib_buffer_get_current_va (b[0]);
456       s[0].length = b[0]->current_length;
457       s[0].lkey = rd->lkey;
458
459       clib_memset_u8 (&w[0], 0, sizeof (w[0]));
460       w[0].next = &w[0] + 1;
461       w[0].sg_list = &s[0];
462       w[0].num_sge = 1;
463       w[0].opcode = IBV_WR_SEND;
464
465       s += 1;
466       w += 1;
467       b += 1;
468       n -= 1;
469     }
470
471   w[-1].wr_id = txq->tail;      /* register item to free */
472   w[-1].next = 0;               /* fix next pointer in WR linked-list */
473   w[-1].send_flags = IBV_SEND_SIGNALED; /* generate a CQE so we can free buffers */
474
475   w = wr;
476   if (PREDICT_FALSE (0 != ibv_post_send (txq->ibv_qp, w, &w)))
477     {
478       vlib_error_count (vm, node->node_index, RDMA_TX_ERROR_SUBMISSION,
479                         n_left_from - (w - wr));
480       n_left_from = w - wr;
481     }
482   vlib_buffer_copy_indices_to_ring (txq->bufs, bi, txq->tail & mask,
483                                     RDMA_TXQ_BUF_SZ (txq), n_left_from);
484   txq->tail += n_left_from;
485   return n_left_from;
486 }
487
488 /*
489  * common tx/free functions
490  */
491
492 static_always_inline void
493 rdma_device_output_free (vlib_main_t * vm, const vlib_node_runtime_t * node,
494                          rdma_txq_t * txq, int is_mlx5dv)
495 {
496   if (is_mlx5dv)
497     rdma_device_output_free_mlx5 (vm, node, txq);
498   else
499     rdma_device_output_free_ibverb (vm, node, txq);
500 }
501
502 static_always_inline u32
503 rdma_device_output_tx_try (vlib_main_t * vm, const vlib_node_runtime_t * node,
504                            const rdma_device_t * rd, rdma_txq_t * txq,
505                            u32 n_left_from, u32 * bi, int is_mlx5dv)
506 {
507   vlib_buffer_t *b[VLIB_FRAME_SIZE];
508
509   /* do not enqueue more packet than ring space */
510   n_left_from = clib_min (n_left_from, RDMA_TXQ_AVAIL_SZ (txq, txq->head,
511                                                           txq->tail));
512   /* if ring is full, do nothing */
513   if (PREDICT_FALSE (n_left_from == 0))
514     return 0;
515
516   vlib_get_buffers (vm, bi, b, n_left_from);
517
518   n_left_from = is_mlx5dv ?
519     rdma_device_output_tx_mlx5 (vm, node, rd, txq, n_left_from, bi,
520                                 b) : rdma_device_output_tx_ibverb (vm, node,
521                                                                    rd, txq,
522                                                                    n_left_from,
523                                                                    bi, b);
524
525   return n_left_from;
526 }
527
528 static_always_inline uword
529 rdma_device_output_tx (vlib_main_t * vm, vlib_node_runtime_t * node,
530                        vlib_frame_t * frame, rdma_device_t * rd,
531                        int is_mlx5dv)
532 {
533   u32 thread_index = vm->thread_index;
534   rdma_txq_t *txq =
535     vec_elt_at_index (rd->txqs, thread_index % vec_len (rd->txqs));
536   u32 *from;
537   u32 n_left_from;
538   int i;
539
540   ASSERT (RDMA_TXQ_BUF_SZ (txq) >= VLIB_FRAME_SIZE);
541
542   from = vlib_frame_vector_args (frame);
543   n_left_from = frame->n_vectors;
544
545   clib_spinlock_lock_if_init (&txq->lock);
546
547   for (i = 0; i < RDMA_TX_RETRIES && n_left_from > 0; i++)
548     {
549       u32 n_enq;
550       rdma_device_output_free (vm, node, txq, is_mlx5dv);
551       n_enq = rdma_device_output_tx_try (vm, node, rd, txq, n_left_from, from,
552                                          is_mlx5dv);
553
554       n_left_from -= n_enq;
555       from += n_enq;
556     }
557
558   clib_spinlock_unlock_if_init (&txq->lock);
559
560   if (PREDICT_FALSE (n_left_from))
561     {
562       vlib_buffer_free (vm, from, n_left_from);
563       vlib_error_count (vm, node->node_index,
564                         RDMA_TX_ERROR_NO_FREE_SLOTS, n_left_from);
565     }
566
567   return frame->n_vectors - n_left_from;
568 }
569
570 VNET_DEVICE_CLASS_TX_FN (rdma_device_class) (vlib_main_t * vm,
571                                              vlib_node_runtime_t * node,
572                                              vlib_frame_t * frame)
573 {
574   rdma_main_t *rm = &rdma_main;
575   vnet_interface_output_runtime_t *ord = (void *) node->runtime_data;
576   rdma_device_t *rd = pool_elt_at_index (rm->devices, ord->dev_instance);
577
578   if (PREDICT_TRUE (rd->flags & RDMA_DEVICE_F_MLX5DV))
579     return rdma_device_output_tx (vm, node, frame, rd, 1 /* is_mlx5dv */ );
580
581   return rdma_device_output_tx (vm, node, frame, rd, 0 /* is_mlx5dv */ );
582 }
583
584 /*
585  * fd.io coding-style-patch-verification: ON
586  *
587  * Local Variables:
588  * eval: (c-set-style "gnu")
589  * End:
590  */