docs/report/introduction/test_environment_intro.rst

   1 Test Environment
   2 ================
   3
   4 Physical Testbeds
   5 -----------------
   6
   7 FD.io CSIT performance tests are executed in physical testbeds hosted by
   8 :abbr:`LF (Linux Foundation)` for FD.io project. Two physical testbed
   9 topology types are used:
  10
  11 - **3-Node Topology**: Consisting of two servers acting as SUTs
  12   (Systems Under Test) and one server as TG (Traffic Generator), all
  13   connected in ring topology.
  14 - **2-Node Topology**: Consisting of one server acting as SUTs and one
  15   server as TG both connected in ring topology.
  16
  17 Tested SUT servers are based on a range of processors including Intel
  18 Xeon Haswell-SP, Intel Xeon Skylake-SP, Arm, Intel Atom. More detailed
  19 description is provided in
  20 :ref:`tested_physical_topologies`. Tested logical topologies are
  21 described in :ref:`tested_logical_topologies`.
  22
  23 Server Specifications
  24 ---------------------
  25
  26 Complete technical specifications of compute servers used in CSIT
  27 physical testbeds are maintained in FD.io CSIT repository:
  28 `FD.io CSIT testbeds - Xeon Skylake, Arm, Atom`_ and
  29 `FD.io CSIT Testbeds - Xeon Haswell`_.
  30
  31 Pre-Test Server Calibration
  32 ---------------------------
  33
  34 Number of SUT server sub-system runtime parameters have been identified
  35 as impacting data plane performance tests. Calibrating those parameters
  36 is part of FD.io CSIT pre-test activities, and includes measuring and
  37 reporting following:
  38
  39 #. System level core jitter – measure duration of core interrupts by
  40    Linux in clock cycles and how often interrupts happen. Using
  41    `CPU core jitter tool <https://git.fd.io/pma_tools/tree/jitter>`_.
  42
  43 #. Memory bandwidth – measure bandwidth with `Intel MLC tool
  44    <https://software.intel.com/en-us/articles/intelr-memory-latency-checker>`_.
  45
  46 #. Memory latency – measure memory latency with Intel MLC tool.
  47
  48 #. Cache latency at all levels (L1, L2, and Last Level Cache) – measure
  49    cache latency with Intel MLC tool.
  50
  51 Measured values of listed parameters are especially important for
  52 repeatable zero packet loss throughput measurements across multiple
  53 system instances. Generally they come useful as a background data for
  54 comparing data plane performance results across disparate servers.
  55
  56 Following sections include measured calibration data for Intel Xeon
  57 Haswell and Intel Xeon Skylake testbeds.