docs/report/vpp_performance_tests/packet_latency_graphs/l2.rst

   1
   2 .. raw:: latex
   3
   4     \clearpage
   5
   6 L2 Ethernet Switching
   7 =====================
   8
   9 This section includes summary graphs of VPP Phy-to-Phy packet latency
  10 with L2 Ethernet switching measured at 100% of discovered NDR throughput
  11 rate. Latency is reported for VPP running in multiple configurations of
  12 VPP worker thread(s), a.k.a. VPP data plane thread(s), and their
  13 physical CPU core(s) placement.
  14
  15 CSIT source code for the test cases used for plots can be found in
  16 `CSIT git repository <https://git.fd.io/csit/tree/tests/vpp/perf/l2?h=rls1908>`_.
  17
  18 .. toctree::
  19
  20     l2-2n-skx-xxv710
  21     l2-2n-skx-x710
  22     l2-3n-skx-xxv710
  23     l2-3n-skx-x710
  24     l2-3n-hsw-xl710
  25     l2-3n-tsh-x520