docs/report/vpp_performance_tests/throughput_speedup_multi_core/l2.rst

   1
   2 .. raw:: latex
   3
   4     \clearpage
   5
   6 L2 Ethernet Switching
   7 =====================
   8
   9 Following sections include Throughput Speedup Analysis for VPP multi-
  10 core multi-thread configurations with no Hyper-Threading, specifically
  11 for tested 2t2c (2threads, 2cores) and 4t4c scenarios. 1t1c throughput
  12 results are used as a reference for reported speedup ratio. Input data
  13 used for the graphs comes from Phy-to-Phy 64B performance tests with VPP
  14 L2 Ethernet switching, including NDR throughput (zero packet loss) and
  15 PDR throughput (<0.5% packet loss).
  16
  17 CSIT source code for the test cases used for plots can be found in
  18 `CSIT git repository <https://git.fd.io/csit/tree/tests/vpp/perf/l2?h=rls2101>`_.
  19
  20 .. toctree::
  21
  22     l2-2n-skx-xxv710
  23     l2-2n-skx-x710
  24     l2-3n-skx-xxv710
  25     l2-3n-skx-x710
  26     l2-2n-clx-xxv710
  27     l2-2n-clx-x710
  28     l2-2n-clx-cx556a
  29     l2-2n-zn2-xxv710
  30     l2-2n-zn2-x710
  31     l2-2n-zn2-cx556a
  32     l2-3n-hsw-xl710
  33     l2-3n-tsh-x520
  34     l2-2n-dnv-x553
  35     l2-3n-dnv-x553