config/rte_config.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2017 Intel Corporation
   3  */
   4
   5 /**
   6  * @file Header file containing DPDK compilation parameters
   7  *
   8  * Header file containing DPDK compilation parameters. Also include the
   9  * meson-generated header file containing the detected parameters that
  10  * are variable across builds or build environments.
  11  *
  12  * NOTE: This file is only used for meson+ninja builds. For builds done
  13  * using make/gmake, the rte_config.h file is autogenerated from the
  14  * defconfig_* files in the config directory.
  15  */
  16 #ifndef _RTE_CONFIG_H_
  17 #define _RTE_CONFIG_H_
  18
  19 #include <rte_build_config.h>
  20
  21 /****** library defines ********/
  22
  23 /* EAL defines */
  24 #define RTE_MAX_MEMSEG_LISTS 128
  25 #define RTE_MAX_MEMSEG_PER_LIST 8192
  26 #define RTE_MAX_MEM_MB_PER_LIST 32768
  27 #define RTE_MAX_MEMSEG_PER_TYPE 32768
  28 #define RTE_MAX_MEM_MB_PER_TYPE 65536
  29 #define RTE_MAX_MEM_MB 524288
  30 #define RTE_MAX_MEMZONE 2560
  31 #define RTE_MAX_TAILQ 32
  32 #define RTE_LOG_DP_LEVEL RTE_LOG_INFO
  33 #define RTE_BACKTRACE 1
  34 #define RTE_EAL_VFIO 1
  35 #define RTE_MAX_VFIO_CONTAINERS 64
  36
  37 /* bsd module defines */
  38 #define RTE_CONTIGMEM_MAX_NUM_BUFS 64
  39 #define RTE_CONTIGMEM_DEFAULT_NUM_BUFS 1
  40 #define RTE_CONTIGMEM_DEFAULT_BUF_SIZE (512*1024*1024)
  41
  42 /* mempool defines */
  43 #define RTE_MEMPOOL_CACHE_MAX_SIZE 512
  44
  45 /* mbuf defines */
  46 #define RTE_MBUF_DEFAULT_MEMPOOL_OPS "ring_mp_mc"
  47 #define RTE_MBUF_REFCNT_ATOMIC 1
  48 #define RTE_PKTMBUF_HEADROOM 128
  49
  50 /* ether defines */
  51 #define RTE_MAX_ETHPORTS 32
  52 #define RTE_MAX_QUEUES_PER_PORT 1024
  53 #define RTE_ETHDEV_QUEUE_STAT_CNTRS 16
  54 #define RTE_ETHDEV_RXTX_CALLBACKS 1
  55
  56 /* cryptodev defines */
  57 #define RTE_CRYPTO_MAX_DEVS 64
  58 #define RTE_CRYPTODEV_NAME_LEN 64
  59
  60 /* compressdev defines */
  61 #define RTE_COMPRESS_MAX_DEVS 64
  62
  63 /* eventdev defines */
  64 #define RTE_EVENT_MAX_DEVS 16
  65 #define RTE_EVENT_MAX_QUEUES_PER_DEV 64
  66 #define RTE_EVENT_TIMER_ADAPTER_NUM_MAX 32
  67 #define RTE_EVENT_ETH_INTR_RING_SIZE 1024
  68 #define RTE_EVENT_CRYPTO_ADAPTER_MAX_INSTANCE 32
  69
  70 /* rawdev defines */
  71 #define RTE_RAWDEV_MAX_DEVS 10
  72
  73 /* ip_fragmentation defines */
  74 #define RTE_LIBRTE_IP_FRAG_MAX_FRAG 4
  75 #undef RTE_LIBRTE_IP_FRAG_TBL_STAT
  76
  77 /* rte_power defines */
  78 #define RTE_MAX_LCORE_FREQS 64
  79
  80 /* rte_sched defines */
  81 #undef RTE_SCHED_RED
  82 #undef RTE_SCHED_COLLECT_STATS
  83 #undef RTE_SCHED_SUBPORT_TC_OV
  84 #define RTE_SCHED_PORT_N_GRINDERS 8
  85 #undef RTE_SCHED_VECTOR
  86
  87 /****** driver defines ********/
  88
  89 /* QuickAssist device */
  90 /* Max. number of QuickAssist devices which can be attached */
  91 #define RTE_PMD_QAT_MAX_PCI_DEVICES 48
  92 #define RTE_PMD_QAT_COMP_SGL_MAX_SEGMENTS 16
  93
  94 /* virtio crypto defines */
  95 #define RTE_MAX_VIRTIO_CRYPTO 32
  96
  97 /* DPAA SEC max cryptodev devices*/
  98 #define RTE_LIBRTE_DPAA_MAX_CRYPTODEV   4
  99
 100 /* fm10k defines */
 101 #define RTE_LIBRTE_FM10K_RX_OLFLAGS_ENABLE 1
 102
 103 /* i40e defines */
 104 #define RTE_LIBRTE_I40E_RX_ALLOW_BULK_ALLOC 1
 105 #undef RTE_LIBRTE_I40E_16BYTE_RX_DESC
 106 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_PF 64
 107 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VF 4
 108 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VM 4
 109 /* interval up to 8160 us, aligned to 2 (or default value) */
 110 #define RTE_LIBRTE_I40E_ITR_INTERVAL -1
 111
 112 /* Ring net PMD settings */
 113 #define RTE_PMD_RING_MAX_RX_RINGS 16
 114 #define RTE_PMD_RING_MAX_TX_RINGS 16
 115
 116 #endif /* _RTE_CONFIG_H_ */