config/rte_config.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2017 Intel Corporation
   3  */
   4
   5 /**
   6  * @file Header file containing DPDK compilation parameters
   7  *
   8  * Header file containing DPDK compilation parameters. Also include the
   9  * meson-generated header file containing the detected parameters that
  10  * are variable across builds or build environments.
  11  *
  12  * NOTE: This file is only used for meson+ninja builds. For builds done
  13  * using make/gmake, the rte_config.h file is autogenerated from the
  14  * defconfig_* files in the config directory.
  15  */
  16 #ifndef _RTE_CONFIG_H_
  17 #define _RTE_CONFIG_H_
  18
  19 #include <rte_build_config.h>
  20
  21 /****** library defines ********/
  22
  23 /* compat defines */
  24 #define RTE_BUILD_SHARED_LIB
  25
  26 /* EAL defines */
  27 #define RTE_MAX_HEAPS 32
  28 #define RTE_MAX_MEMSEG_LISTS 128
  29 #define RTE_MAX_MEMSEG_PER_LIST 8192
  30 #define RTE_MAX_MEM_MB_PER_LIST 32768
  31 #define RTE_MAX_MEMSEG_PER_TYPE 32768
  32 #define RTE_MAX_MEM_MB_PER_TYPE 65536
  33 #define RTE_MAX_MEM_MB 524288
  34 #define RTE_MAX_MEMZONE 2560
  35 #define RTE_MAX_TAILQ 32
  36 #define RTE_LOG_DP_LEVEL RTE_LOG_INFO
  37 #define RTE_BACKTRACE 1
  38 #define RTE_MAX_VFIO_CONTAINERS 64
  39
  40 /* bsd module defines */
  41 #define RTE_CONTIGMEM_MAX_NUM_BUFS 64
  42 #define RTE_CONTIGMEM_DEFAULT_NUM_BUFS 1
  43 #define RTE_CONTIGMEM_DEFAULT_BUF_SIZE (512*1024*1024)
  44
  45 /* mempool defines */
  46 #define RTE_MEMPOOL_CACHE_MAX_SIZE 512
  47
  48 /* mbuf defines */
  49 #define RTE_MBUF_DEFAULT_MEMPOOL_OPS "ring_mp_mc"
  50 #define RTE_MBUF_REFCNT_ATOMIC 1
  51 #define RTE_PKTMBUF_HEADROOM 128
  52
  53 /* ether defines */
  54 #define RTE_MAX_ETHPORTS 32
  55 #define RTE_MAX_QUEUES_PER_PORT 1024
  56 #define RTE_ETHDEV_QUEUE_STAT_CNTRS 16
  57 #define RTE_ETHDEV_RXTX_CALLBACKS 1
  58
  59 /* cryptodev defines */
  60 #define RTE_CRYPTO_MAX_DEVS 64
  61 #define RTE_CRYPTODEV_NAME_LEN 64
  62
  63 /* compressdev defines */
  64 #define RTE_COMPRESS_MAX_DEVS 64
  65
  66 /* eventdev defines */
  67 #define RTE_EVENT_MAX_DEVS 16
  68 #define RTE_EVENT_MAX_QUEUES_PER_DEV 64
  69 #define RTE_EVENT_TIMER_ADAPTER_NUM_MAX 32
  70 #define RTE_EVENT_ETH_INTR_RING_SIZE 1024
  71 #define RTE_EVENT_CRYPTO_ADAPTER_MAX_INSTANCE 32
  72 #define RTE_EVENT_ETH_TX_ADAPTER_MAX_INSTANCE 32
  73
  74 /* rawdev defines */
  75 #define RTE_RAWDEV_MAX_DEVS 10
  76
  77 /* ip_fragmentation defines */
  78 #define RTE_LIBRTE_IP_FRAG_MAX_FRAG 4
  79 #undef RTE_LIBRTE_IP_FRAG_TBL_STAT
  80
  81 /* rte_power defines */
  82 #define RTE_MAX_LCORE_FREQS 64
  83
  84 /* rte_sched defines */
  85 #undef RTE_SCHED_RED
  86 #undef RTE_SCHED_COLLECT_STATS
  87 #undef RTE_SCHED_SUBPORT_TC_OV
  88 #define RTE_SCHED_PORT_N_GRINDERS 8
  89 #undef RTE_SCHED_VECTOR
  90
  91 /****** driver defines ********/
  92
  93 /* QuickAssist device */
  94 /* Max. number of QuickAssist devices which can be attached */
  95 #define RTE_PMD_QAT_MAX_PCI_DEVICES 48
  96 #define RTE_PMD_QAT_COMP_SGL_MAX_SEGMENTS 16
  97 #define RTE_PMD_QAT_COMP_IM_BUFFER_SIZE 65536
  98
  99 /* virtio crypto defines */
 100 #define RTE_MAX_VIRTIO_CRYPTO 32
 101
 102 /* DPAA SEC max cryptodev devices*/
 103 #define RTE_LIBRTE_DPAA_MAX_CRYPTODEV   4
 104
 105 /* fm10k defines */
 106 #define RTE_LIBRTE_FM10K_RX_OLFLAGS_ENABLE 1
 107
 108 /* i40e defines */
 109 #define RTE_LIBRTE_I40E_RX_ALLOW_BULK_ALLOC 1
 110 #undef RTE_LIBRTE_I40E_16BYTE_RX_DESC
 111 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_PF 64
 112 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VF 4
 113 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VM 4
 114
 115 /* Ring net PMD settings */
 116 #define RTE_PMD_RING_MAX_RX_RINGS 16
 117 #define RTE_PMD_RING_MAX_TX_RINGS 16
 118
 119 /* QEDE PMD defines */
 120 #define RTE_LIBRTE_QEDE_FW ""
 121
 122 #endif /* _RTE_CONFIG_H_ */