New upstream version 17.11-rc3
[deb_dpdk.git] / doc / guides / sample_app_ug / l3_forward_power_man.rst
1 ..  BSD LICENSE
2     Copyright(c) 2010-2014 Intel Corporation. All rights reserved.
3     All rights reserved.
4
5     Redistribution and use in source and binary forms, with or without
6     modification, are permitted provided that the following conditions
7     are met:
8
9     * Redistributions of source code must retain the above copyright
10     notice, this list of conditions and the following disclaimer.
11     * Redistributions in binary form must reproduce the above copyright
12     notice, this list of conditions and the following disclaimer in
13     the documentation and/or other materials provided with the
14     distribution.
15     * Neither the name of Intel Corporation nor the names of its
16     contributors may be used to endorse or promote products derived
17     from this software without specific prior written permission.
18
19     THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
20     "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
21     LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
22     A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
23     OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
24     SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
25     LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
26     DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
27     THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
28     (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
29     OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
30
31 L3 Forwarding with Power Management Sample Application
32 ======================================================
33
34 Introduction
35 ------------
36
37 The L3 Forwarding with Power Management application is an example of power-aware packet processing using the DPDK.
38 The application is based on existing L3 Forwarding sample application,
39 with the power management algorithms to control the P-states and
40 C-states of the Intel processor via a power management library.
41
42 Overview
43 --------
44
45 The application demonstrates the use of the Power libraries in the DPDK to implement packet forwarding.
46 The initialization and run-time paths are very similar to those of the :doc:`l3_forward`.
47 The main difference from the L3 Forwarding sample application is that this application introduces power-aware optimization algorithms
48 by leveraging the Power library to control P-state and C-state of processor based on packet load.
49
50 The DPDK includes poll-mode drivers to configure Intel NIC devices and their receive (Rx) and transmit (Tx) queues.
51 The design principle of this PMD is to access the Rx and Tx descriptors directly without any interrupts to quickly receive,
52 process and deliver packets in the user space.
53
54 In general, the DPDK executes an endless packet processing loop on dedicated IA cores that include the following steps:
55
56 *   Retrieve input packets through the PMD to poll Rx queue
57
58 *   Process each received packet or provide received packets to other processing cores through software queues
59
60 *   Send pending output packets to Tx queue through the PMD
61
62 In this way, the PMD achieves better performance than a traditional interrupt-mode driver,
63 at the cost of keeping cores active and running at the highest frequency,
64 hence consuming the maximum power all the time.
65 However, during the period of processing light network traffic,
66 which happens regularly in communication infrastructure systems due to well-known "tidal effect",
67 the PMD is still busy waiting for network packets, which wastes a lot of power.
68
69 Processor performance states (P-states) are the capability of an Intel processor
70 to switch between different supported operating frequencies and voltages.
71 If configured correctly, according to system workload, this feature provides power savings.
72 CPUFreq is the infrastructure provided by the Linux* kernel to control the processor performance state capability.
73 CPUFreq supports a user space governor that enables setting frequency via manipulating the virtual file device from a user space application.
74 The Power library in the DPDK provides a set of APIs for manipulating a virtual file device to allow user space application
75 to set the CPUFreq governor and set the frequency of specific cores.
76
77 This application includes a P-state power management algorithm to generate a frequency hint to be sent to CPUFreq.
78 The algorithm uses the number of received and available Rx packets on recent polls to make a heuristic decision to scale frequency up/down.
79 Specifically, some thresholds are checked to see whether a specific core running an DPDK polling thread needs to increase frequency
80 a step up based on the near to full trend of polled Rx queues.
81 Also, it decreases frequency a step if packet processed per loop is far less than the expected threshold
82 or the thread's sleeping time exceeds a threshold.
83
84 C-States are also known as sleep states.
85 They allow software to put an Intel core into a low power idle state from which it is possible to exit via an event, such as an interrupt.
86 However, there is a tradeoff between the power consumed in the idle state and the time required to wake up from the idle state (exit latency).
87 Therefore, as you go into deeper C-states, the power consumed is lower but the exit latency is increased. Each C-state has a target residency.
88 It is essential that when entering into a C-state, the core remains in this C-state for at least as long as the target residency in order
89 to fully realize the benefits of entering the C-state.
90 CPUIdle is the infrastructure provide by the Linux kernel to control the processor C-state capability.
91 Unlike CPUFreq, CPUIdle does not provide a mechanism that allows the application to change C-state.
92 It actually has its own heuristic algorithms in kernel space to select target C-state to enter by executing privileged instructions like HLT and MWAIT,
93 based on the speculative sleep duration of the core.
94 In this application, we introduce a heuristic algorithm that allows packet processing cores to sleep for a short period
95 if there is no Rx packet received on recent polls.
96 In this way, CPUIdle automatically forces the corresponding cores to enter deeper C-states
97 instead of always running to the C0 state waiting for packets.
98
99 .. note::
100
101     To fully demonstrate the power saving capability of using C-states,
102     it is recommended to enable deeper C3 and C6 states in the BIOS during system boot up.
103
104 Compiling the Application
105 -------------------------
106
107 To compile the sample application see :doc:`compiling`.
108
109 The application is located in the ``l3fwd-power`` sub-directory.
110
111 Running the Application
112 -----------------------
113
114 The application has a number of command line options:
115
116 .. code-block:: console
117
118     ./build/l3fwd_power [EAL options] -- -p PORTMASK [-P]  --config(port,queue,lcore)[,(port,queue,lcore)] [--enable-jumbo [--max-pkt-len PKTLEN]] [--no-numa]
119
120 where,
121
122 *   -p PORTMASK: Hexadecimal bitmask of ports to configure
123
124 *   -P: Sets all ports to promiscuous mode so that packets are accepted regardless of the packet's Ethernet MAC destination address.
125     Without this option, only packets with the Ethernet MAC destination address set to the Ethernet address of the port are accepted.
126
127 *   --config (port,queue,lcore)[,(port,queue,lcore)]: determines which queues from which ports are mapped to which cores.
128
129 *   --enable-jumbo: optional, enables jumbo frames
130
131 *   --max-pkt-len: optional, maximum packet length in decimal (64-9600)
132
133 *   --no-numa: optional, disables numa awareness
134
135 See :doc:`l3_forward` for details.
136 The L3fwd-power example reuses the L3fwd command line options.
137
138 Explanation
139 -----------
140
141 The following sections provide some explanation of the sample application code.
142 As mentioned in the overview section,
143 the initialization and run-time paths are identical to those of the L3 forwarding application.
144 The following sections describe aspects that are specific to the L3 Forwarding with Power Management sample application.
145
146 Power Library Initialization
147 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
148
149 The Power library is initialized in the main routine.
150 It changes the P-state governor to userspace for specific cores that are under control.
151 The Timer library is also initialized and several timers are created later on,
152 responsible for checking if it needs to scale down frequency at run time by checking CPU utilization statistics.
153
154 .. note::
155
156     Only the power management related initialization is shown.
157
158 .. code-block:: c
159
160     int main(int argc, char **argv)
161     {
162         struct lcore_conf *qconf;
163         int ret;
164         unsigned nb_ports;
165         uint16_t queueid, portid;
166         unsigned lcore_id;
167         uint64_t hz;
168         uint32_t n_tx_queue, nb_lcores;
169         uint8_t nb_rx_queue, queue, socketid;
170
171         // ...
172
173         /* init RTE timer library to be used to initialize per-core timers */
174
175         rte_timer_subsystem_init();
176
177         // ...
178
179
180         /* per-core initialization */
181
182         for (lcore_id = 0; lcore_id < RTE_MAX_LCORE; lcore_id++) {
183             if (rte_lcore_is_enabled(lcore_id) == 0)
184                 continue;
185
186             /* init power management library for a specified core */
187
188             ret = rte_power_init(lcore_id);
189             if (ret)
190                 rte_exit(EXIT_FAILURE, "Power management library "
191                     "initialization failed on core%d\n", lcore_id);
192
193             /* init timer structures for each enabled lcore */
194
195             rte_timer_init(&power_timers[lcore_id]);
196
197             hz = rte_get_hpet_hz();
198
199             rte_timer_reset(&power_timers[lcore_id], hz/TIMER_NUMBER_PER_SECOND, SINGLE, lcore_id, power_timer_cb, NULL);
200
201             // ...
202         }
203
204         // ...
205     }
206
207 Monitoring Loads of Rx Queues
208 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
209
210 In general, the polling nature of the DPDK prevents the OS power management subsystem from knowing
211 if the network load is actually heavy or light.
212 In this sample, sampling network load work is done by monitoring received and
213 available descriptors on NIC Rx queues in recent polls.
214 Based on the number of returned and available Rx descriptors,
215 this example implements algorithms to generate frequency scaling hints and speculative sleep duration,
216 and use them to control P-state and C-state of processors via the power management library.
217 Frequency (P-state) control and sleep state (C-state) control work individually for each logical core,
218 and the combination of them contributes to a power efficient packet processing solution when serving light network loads.
219
220 The rte_eth_rx_burst() function and the newly-added rte_eth_rx_queue_count() function are used in the endless packet processing loop
221 to return the number of received and available Rx descriptors.
222 And those numbers of specific queue are passed to P-state and C-state heuristic algorithms
223 to generate hints based on recent network load trends.
224
225 .. note::
226
227     Only power control related code is shown.
228
229 .. code-block:: c
230
231     static
232     attribute ((noreturn)) int main_loop( attribute ((unused)) void *dummy)
233     {
234         // ...
235
236         while (1) {
237         // ...
238
239         /**
240          * Read packet from RX queues
241          */
242
243         lcore_scaleup_hint = FREQ_CURRENT;
244         lcore_rx_idle_count = 0;
245
246         for (i = 0; i < qconf->n_rx_queue; ++i)
247         {
248             rx_queue = &(qconf->rx_queue_list[i]);
249             rx_queue->idle_hint = 0;
250             portid = rx_queue->port_id;
251             queueid = rx_queue->queue_id;
252
253             nb_rx = rte_eth_rx_burst(portid, queueid, pkts_burst, MAX_PKT_BURST);
254             stats[lcore_id].nb_rx_processed += nb_rx;
255
256             if (unlikely(nb_rx == 0)) {
257                 /**
258                  * no packet received from rx queue, try to
259                  * sleep for a while forcing CPU enter deeper
260                  * C states.
261                  */
262
263                 rx_queue->zero_rx_packet_count++;
264
265                 if (rx_queue->zero_rx_packet_count <= MIN_ZERO_POLL_COUNT)
266                     continue;
267
268                 rx_queue->idle_hint = power_idle_heuristic(rx_queue->zero_rx_packet_count);
269                 lcore_rx_idle_count++;
270             } else {
271                 rx_ring_length = rte_eth_rx_queue_count(portid, queueid);
272
273                 rx_queue->zero_rx_packet_count = 0;
274
275                 /**
276                  * do not scale up frequency immediately as
277                  * user to kernel space communication is costly
278                  * which might impact packet I/O for received
279                  * packets.
280                  */
281
282                 rx_queue->freq_up_hint = power_freq_scaleup_heuristic(lcore_id, rx_ring_length);
283             }
284
285             /* Prefetch and forward packets */
286
287             // ...
288         }
289
290         if (likely(lcore_rx_idle_count != qconf->n_rx_queue)) {
291             for (i = 1, lcore_scaleup_hint = qconf->rx_queue_list[0].freq_up_hint; i < qconf->n_rx_queue; ++i) {
292                 x_queue = &(qconf->rx_queue_list[i]);
293
294                 if (rx_queue->freq_up_hint > lcore_scaleup_hint)
295
296                     lcore_scaleup_hint = rx_queue->freq_up_hint;
297             }
298
299             if (lcore_scaleup_hint == FREQ_HIGHEST)
300
301                 rte_power_freq_max(lcore_id);
302
303             else if (lcore_scaleup_hint == FREQ_HIGHER)
304                 rte_power_freq_up(lcore_id);
305             } else {
306                 /**
307                  *  All Rx queues empty in recent consecutive polls,
308                  *  sleep in a conservative manner, meaning sleep as
309                  * less as possible.
310                  */
311
312                 for (i = 1, lcore_idle_hint = qconf->rx_queue_list[0].idle_hint; i < qconf->n_rx_queue; ++i) {
313                     rx_queue = &(qconf->rx_queue_list[i]);
314                     if (rx_queue->idle_hint < lcore_idle_hint)
315                         lcore_idle_hint = rx_queue->idle_hint;
316                 }
317
318                 if ( lcore_idle_hint < SLEEP_GEAR1_THRESHOLD)
319                     /**
320                      *   execute "pause" instruction to avoid context
321                      *   switch for short sleep.
322                      */
323                     rte_delay_us(lcore_idle_hint);
324                 else
325                     /* long sleep force ruining thread to suspend */
326                     usleep(lcore_idle_hint);
327
328                stats[lcore_id].sleep_time += lcore_idle_hint;
329             }
330         }
331     }
332
333 P-State Heuristic Algorithm
334 ~~~~~~~~~~~~~~~~~~~~~~~~~~~
335
336 The power_freq_scaleup_heuristic() function is responsible for generating a frequency hint for the specified logical core
337 according to available descriptor number returned from rte_eth_rx_queue_count().
338 On every poll for new packets, the length of available descriptor on an Rx queue is evaluated,
339 and the algorithm used for frequency hinting is as follows:
340
341 *   If the size of available descriptors exceeds 96, the maximum frequency is hinted.
342
343 *   If the size of available descriptors exceeds 64, a trend counter is incremented by 100.
344
345 *   If the length of the ring exceeds 32, the trend counter is incremented by 1.
346
347 *   When the trend counter reached 10000 the frequency hint is changed to the next higher frequency.
348
349 .. note::
350
351     The assumption is that the Rx queue size is 128 and the thresholds specified above
352     must be adjusted accordingly based on actual hardware Rx queue size,
353     which are configured via the rte_eth_rx_queue_setup() function.
354
355 In general, a thread needs to poll packets from multiple Rx queues.
356 Most likely, different queue have different load, so they would return different frequency hints.
357 The algorithm evaluates all the hints and then scales up frequency in an aggressive manner
358 by scaling up to highest frequency as long as one Rx queue requires.
359 In this way, we can minimize any negative performance impact.
360
361 On the other hand, frequency scaling down is controlled in the timer callback function.
362 Specifically, if the sleep times of a logical core indicate that it is sleeping more than 25% of the sampling period,
363 or if the average packet per iteration is less than expectation, the frequency is decreased by one step.
364
365 C-State Heuristic Algorithm
366 ~~~~~~~~~~~~~~~~~~~~~~~~~~~
367
368 Whenever recent rte_eth_rx_burst() polls return 5 consecutive zero packets,
369 an idle counter begins incrementing for each successive zero poll.
370 At the same time, the function power_idle_heuristic() is called to generate speculative sleep duration
371 in order to force logical to enter deeper sleeping C-state.
372 There is no way to control C- state directly, and the CPUIdle subsystem in OS is intelligent enough
373 to select C-state to enter based on actual sleep period time of giving logical core.
374 The algorithm has the following sleeping behavior depending on the idle counter:
375
376 *   If idle count less than 100, the counter value is used as a microsecond sleep value through rte_delay_us()
377     which execute pause instructions to avoid costly context switch but saving power at the same time.
378
379 *   If idle count is between 100 and 999, a fixed sleep interval of 100 μs is used.
380     A 100 μs sleep interval allows the core to enter the C1 state while keeping a fast response time in case new traffic arrives.
381
382 *   If idle count is greater than 1000, a fixed sleep value of 1 ms is used until the next timer expiration is used.
383     This allows the core to enter the C3/C6 states.
384
385 .. note::
386
387     The thresholds specified above need to be adjusted for different Intel processors and traffic profiles.
388
389 If a thread polls multiple Rx queues and different queue returns different sleep duration values,
390 the algorithm controls the sleep time in a conservative manner by sleeping for the least possible time
391 in order to avoid a potential performance impact.