drivers/mempool/octeontx/octeontx_fpavf.h

   1 /*
   2  *   BSD LICENSE
   3  *
   4  *   Copyright (C) 2017 Cavium Inc. All rights reserved.
   5  *
   6  *   Redistribution and use in source and binary forms, with or without
   7  *   modification, are permitted provided that the following conditions
   8  *   are met:
   9  *
  10  *     * Redistributions of source code must retain the above copyright
  11  *       notice, this list of conditions and the following disclaimer.
  12  *     * Redistributions in binary form must reproduce the above copyright
  13  *       notice, this list of conditions and the following disclaimer in
  14  *       the documentation and/or other materials provided with the
  15  *       distribution.
  16  *     * Neither the name of Cavium networks nor the names of its
  17  *       contributors may be used to endorse or promote products derived
  18  *       from this software without specific prior written permission.
  19  *
  20  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  21  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  22  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  23  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  24  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  25  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  26  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  27  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  28  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  29  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  30  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 #ifndef __OCTEONTX_FPAVF_H__
  34 #define __OCTEONTX_FPAVF_H__
  35
  36 #include <rte_io.h>
  37 #include "octeontx_pool_logs.h"
  38
  39 /* fpa pool Vendor ID and Device ID */
  40 #define PCI_VENDOR_ID_CAVIUM            0x177D
  41 #define PCI_DEVICE_ID_OCTEONTX_FPA_VF   0xA053
  42
  43 #define FPA_VF_MAX                      32
  44 #define FPA_GPOOL_MASK                  (FPA_VF_MAX-1)
  45
  46 /* FPA VF register offsets */
  47 #define FPA_VF_INT(x)                   (0x200ULL | ((x) << 22))
  48 #define FPA_VF_INT_W1S(x)               (0x210ULL | ((x) << 22))
  49 #define FPA_VF_INT_ENA_W1S(x)           (0x220ULL | ((x) << 22))
  50 #define FPA_VF_INT_ENA_W1C(x)           (0x230ULL | ((x) << 22))
  51
  52 #define FPA_VF_VHPOOL_AVAILABLE(vhpool)         (0x04150 | ((vhpool)&0x0))
  53 #define FPA_VF_VHPOOL_THRESHOLD(vhpool)         (0x04160 | ((vhpool)&0x0))
  54 #define FPA_VF_VHPOOL_START_ADDR(vhpool)        (0x04200 | ((vhpool)&0x0))
  55 #define FPA_VF_VHPOOL_END_ADDR(vhpool)          (0x04210 | ((vhpool)&0x0))
  56
  57 #define FPA_VF_VHAURA_CNT(vaura)                (0x20120 | ((vaura)&0xf)<<18)
  58 #define FPA_VF_VHAURA_CNT_ADD(vaura)            (0x20128 | ((vaura)&0xf)<<18)
  59 #define FPA_VF_VHAURA_CNT_LIMIT(vaura)          (0x20130 | ((vaura)&0xf)<<18)
  60 #define FPA_VF_VHAURA_CNT_THRESHOLD(vaura)      (0x20140 | ((vaura)&0xf)<<18)
  61 #define FPA_VF_VHAURA_OP_ALLOC(vaura)           (0x30000 | ((vaura)&0xf)<<18)
  62 #define FPA_VF_VHAURA_OP_FREE(vaura)            (0x38000 | ((vaura)&0xf)<<18)
  63
  64 #define FPA_VF_FREE_ADDRS_S(x, y, z)    \
  65         ((x) | (((y) & 0x1ff) << 3) | ((((z) & 1)) << 14))
  66
  67 /* FPA VF register offsets from VF_BAR4, size 2 MByte */
  68 #define FPA_VF_MSIX_VEC_ADDR            0x00000
  69 #define FPA_VF_MSIX_VEC_CTL             0x00008
  70 #define FPA_VF_MSIX_PBA                 0xF0000
  71
  72 #define FPA_VF0_APERTURE_SHIFT          22
  73 #define FPA_AURA_SET_SIZE               16
  74
  75 #define FPA_MAX_OBJ_SIZE                (128 * 1024)
  76 #define OCTEONTX_FPAVF_BUF_OFFSET       128
  77
  78 /*
  79  * In Cavium OcteonTX SoC, all accesses to the device registers are
  80  * implicitly strongly ordered. So, the relaxed version of IO operation is
  81  * safe to use with out any IO memory barriers.
  82  */
  83 #define fpavf_read64 rte_read64_relaxed
  84 #define fpavf_write64 rte_write64_relaxed
  85
  86 /* ARM64 specific functions */
  87 #if defined(RTE_ARCH_ARM64)
  88 #define fpavf_load_pair(val0, val1, addr) ({            \
  89                         asm volatile(                   \
  90                         "ldp %x[x0], %x[x1], [%x[p1]]"  \
  91                         :[x0]"=r"(val0), [x1]"=r"(val1) \
  92                         :[p1]"r"(addr)                  \
  93                         ); })
  94
  95 #define fpavf_store_pair(val0, val1, addr) ({           \
  96                         asm volatile(                   \
  97                         "stp %x[x0], %x[x1], [%x[p1]]"  \
  98                         ::[x0]"r"(val0), [x1]"r"(val1), [p1]"r"(addr) \
  99                         ); })
 100 #else /* Un optimized functions for building on non arm64 arch */
 101
 102 #define fpavf_load_pair(val0, val1, addr)               \
 103 do {                                                    \
 104         val0 = rte_read64(addr);                        \
 105         val1 = rte_read64(((uint8_t *)addr) + 8);       \
 106 } while (0)
 107
 108 #define fpavf_store_pair(val0, val1, addr)              \
 109 do {                                                    \
 110         rte_write64(val0, addr);                        \
 111         rte_write64(val1, (((uint8_t *)addr) + 8));     \
 112 } while (0)
 113 #endif
 114
 115 uintptr_t
 116 octeontx_fpa_bufpool_create(unsigned int object_size, unsigned int object_count,
 117                                 unsigned int buf_offset, int node);
 118 int
 119 octeontx_fpavf_pool_set_range(uintptr_t handle, unsigned long memsz,
 120                           void *memva, uint16_t gpool);
 121 int
 122 octeontx_fpa_bufpool_destroy(uintptr_t handle, int node);
 123 int
 124 octeontx_fpa_bufpool_block_size(uintptr_t handle);
 125 int
 126 octeontx_fpa_bufpool_free_count(uintptr_t handle);
 127
 128 static __rte_always_inline uint8_t
 129 octeontx_fpa_bufpool_gpool(uintptr_t handle)
 130 {
 131         return (uint8_t)handle & FPA_GPOOL_MASK;
 132 }
 133 #endif  /* __OCTEONTX_FPAVF_H__ */