drivers/net/i40e/base/i40e_adminq_cmd.h

   1 /*******************************************************************************
   2
   3 Copyright (c) 2013 - 2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #ifndef _I40E_ADMINQ_CMD_H_
  35 #define _I40E_ADMINQ_CMD_H_
  36
  37 /* This header file defines the i40e Admin Queue commands and is shared between
  38  * i40e Firmware and Software.
  39  *
  40  * This file needs to comply with the Linux Kernel coding style.
  41  */
  42
  43 #define I40E_FW_API_VERSION_MAJOR       0x0001
  44 #define I40E_FW_API_VERSION_MINOR       0x0005
  45
  46 struct i40e_aq_desc {
  47         __le16 flags;
  48         __le16 opcode;
  49         __le16 datalen;
  50         __le16 retval;
  51         __le32 cookie_high;
  52         __le32 cookie_low;
  53         union {
  54                 struct {
  55                         __le32 param0;
  56                         __le32 param1;
  57                         __le32 param2;
  58                         __le32 param3;
  59                 } internal;
  60                 struct {
  61                         __le32 param0;
  62                         __le32 param1;
  63                         __le32 addr_high;
  64                         __le32 addr_low;
  65                 } external;
  66                 u8 raw[16];
  67         } params;
  68 };
  69
  70 /* Flags sub-structure
  71  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
  72  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
  73  */
  74
  75 /* command flags and offsets*/
  76 #define I40E_AQ_FLAG_DD_SHIFT   0
  77 #define I40E_AQ_FLAG_CMP_SHIFT  1
  78 #define I40E_AQ_FLAG_ERR_SHIFT  2
  79 #define I40E_AQ_FLAG_VFE_SHIFT  3
  80 #define I40E_AQ_FLAG_LB_SHIFT   9
  81 #define I40E_AQ_FLAG_RD_SHIFT   10
  82 #define I40E_AQ_FLAG_VFC_SHIFT  11
  83 #define I40E_AQ_FLAG_BUF_SHIFT  12
  84 #define I40E_AQ_FLAG_SI_SHIFT   13
  85 #define I40E_AQ_FLAG_EI_SHIFT   14
  86 #define I40E_AQ_FLAG_FE_SHIFT   15
  87
  88 #define I40E_AQ_FLAG_DD         (1 << I40E_AQ_FLAG_DD_SHIFT)  /* 0x1    */
  89 #define I40E_AQ_FLAG_CMP        (1 << I40E_AQ_FLAG_CMP_SHIFT) /* 0x2    */
  90 #define I40E_AQ_FLAG_ERR        (1 << I40E_AQ_FLAG_ERR_SHIFT) /* 0x4    */
  91 #define I40E_AQ_FLAG_VFE        (1 << I40E_AQ_FLAG_VFE_SHIFT) /* 0x8    */
  92 #define I40E_AQ_FLAG_LB         (1 << I40E_AQ_FLAG_LB_SHIFT)  /* 0x200  */
  93 #define I40E_AQ_FLAG_RD         (1 << I40E_AQ_FLAG_RD_SHIFT)  /* 0x400  */
  94 #define I40E_AQ_FLAG_VFC        (1 << I40E_AQ_FLAG_VFC_SHIFT) /* 0x800  */
  95 #define I40E_AQ_FLAG_BUF        (1 << I40E_AQ_FLAG_BUF_SHIFT) /* 0x1000 */
  96 #define I40E_AQ_FLAG_SI         (1 << I40E_AQ_FLAG_SI_SHIFT)  /* 0x2000 */
  97 #define I40E_AQ_FLAG_EI         (1 << I40E_AQ_FLAG_EI_SHIFT)  /* 0x4000 */
  98 #define I40E_AQ_FLAG_FE         (1 << I40E_AQ_FLAG_FE_SHIFT)  /* 0x8000 */
  99
 100 /* error codes */
 101 enum i40e_admin_queue_err {
 102         I40E_AQ_RC_OK           = 0,  /* success */
 103         I40E_AQ_RC_EPERM        = 1,  /* Operation not permitted */
 104         I40E_AQ_RC_ENOENT       = 2,  /* No such element */
 105         I40E_AQ_RC_ESRCH        = 3,  /* Bad opcode */
 106         I40E_AQ_RC_EINTR        = 4,  /* operation interrupted */
 107         I40E_AQ_RC_EIO          = 5,  /* I/O error */
 108         I40E_AQ_RC_ENXIO        = 6,  /* No such resource */
 109         I40E_AQ_RC_E2BIG        = 7,  /* Arg too long */
 110         I40E_AQ_RC_EAGAIN       = 8,  /* Try again */
 111         I40E_AQ_RC_ENOMEM       = 9,  /* Out of memory */
 112         I40E_AQ_RC_EACCES       = 10, /* Permission denied */
 113         I40E_AQ_RC_EFAULT       = 11, /* Bad address */
 114         I40E_AQ_RC_EBUSY        = 12, /* Device or resource busy */
 115         I40E_AQ_RC_EEXIST       = 13, /* object already exists */
 116         I40E_AQ_RC_EINVAL       = 14, /* Invalid argument */
 117         I40E_AQ_RC_ENOTTY       = 15, /* Not a typewriter */
 118         I40E_AQ_RC_ENOSPC       = 16, /* No space left or alloc failure */
 119         I40E_AQ_RC_ENOSYS       = 17, /* Function not implemented */
 120         I40E_AQ_RC_ERANGE       = 18, /* Parameter out of range */
 121         I40E_AQ_RC_EFLUSHED     = 19, /* Cmd flushed due to prev cmd error */
 122         I40E_AQ_RC_BAD_ADDR     = 20, /* Descriptor contains a bad pointer */
 123         I40E_AQ_RC_EMODE        = 21, /* Op not allowed in current dev mode */
 124         I40E_AQ_RC_EFBIG        = 22, /* File too large */
 125 };
 126
 127 /* Admin Queue command opcodes */
 128 enum i40e_admin_queue_opc {
 129         /* aq commands */
 130         i40e_aqc_opc_get_version        = 0x0001,
 131         i40e_aqc_opc_driver_version     = 0x0002,
 132         i40e_aqc_opc_queue_shutdown     = 0x0003,
 133         i40e_aqc_opc_set_pf_context     = 0x0004,
 134
 135         /* resource ownership */
 136         i40e_aqc_opc_request_resource   = 0x0008,
 137         i40e_aqc_opc_release_resource   = 0x0009,
 138
 139         i40e_aqc_opc_list_func_capabilities     = 0x000A,
 140         i40e_aqc_opc_list_dev_capabilities      = 0x000B,
 141
 142 #ifdef X722_SUPPORT
 143         /* Proxy commands */
 144         i40e_aqc_opc_set_proxy_config           = 0x0104,
 145         i40e_aqc_opc_set_ns_proxy_table_entry   = 0x0105,
 146
 147 #endif
 148         /* LAA */
 149         i40e_aqc_opc_mac_address_read   = 0x0107,
 150         i40e_aqc_opc_mac_address_write  = 0x0108,
 151
 152         /* PXE */
 153         i40e_aqc_opc_clear_pxe_mode     = 0x0110,
 154
 155 #ifdef X722_SUPPORT
 156         /* WoL commands */
 157         i40e_aqc_opc_set_wol_filter     = 0x0120,
 158         i40e_aqc_opc_get_wake_reason    = 0x0121,
 159
 160 #endif
 161         /* internal switch commands */
 162         i40e_aqc_opc_get_switch_config          = 0x0200,
 163         i40e_aqc_opc_add_statistics             = 0x0201,
 164         i40e_aqc_opc_remove_statistics          = 0x0202,
 165         i40e_aqc_opc_set_port_parameters        = 0x0203,
 166         i40e_aqc_opc_get_switch_resource_alloc  = 0x0204,
 167         i40e_aqc_opc_set_switch_config          = 0x0205,
 168         i40e_aqc_opc_rx_ctl_reg_read            = 0x0206,
 169         i40e_aqc_opc_rx_ctl_reg_write           = 0x0207,
 170
 171         i40e_aqc_opc_add_vsi                    = 0x0210,
 172         i40e_aqc_opc_update_vsi_parameters      = 0x0211,
 173         i40e_aqc_opc_get_vsi_parameters         = 0x0212,
 174
 175         i40e_aqc_opc_add_pv                     = 0x0220,
 176         i40e_aqc_opc_update_pv_parameters       = 0x0221,
 177         i40e_aqc_opc_get_pv_parameters          = 0x0222,
 178
 179         i40e_aqc_opc_add_veb                    = 0x0230,
 180         i40e_aqc_opc_update_veb_parameters      = 0x0231,
 181         i40e_aqc_opc_get_veb_parameters         = 0x0232,
 182
 183         i40e_aqc_opc_delete_element             = 0x0243,
 184
 185         i40e_aqc_opc_add_macvlan                = 0x0250,
 186         i40e_aqc_opc_remove_macvlan             = 0x0251,
 187         i40e_aqc_opc_add_vlan                   = 0x0252,
 188         i40e_aqc_opc_remove_vlan                = 0x0253,
 189         i40e_aqc_opc_set_vsi_promiscuous_modes  = 0x0254,
 190         i40e_aqc_opc_add_tag                    = 0x0255,
 191         i40e_aqc_opc_remove_tag                 = 0x0256,
 192         i40e_aqc_opc_add_multicast_etag         = 0x0257,
 193         i40e_aqc_opc_remove_multicast_etag      = 0x0258,
 194         i40e_aqc_opc_update_tag                 = 0x0259,
 195         i40e_aqc_opc_add_control_packet_filter  = 0x025A,
 196         i40e_aqc_opc_remove_control_packet_filter       = 0x025B,
 197         i40e_aqc_opc_add_cloud_filters          = 0x025C,
 198         i40e_aqc_opc_remove_cloud_filters       = 0x025D,
 199
 200         i40e_aqc_opc_add_mirror_rule    = 0x0260,
 201         i40e_aqc_opc_delete_mirror_rule = 0x0261,
 202
 203         /* DCB commands */
 204         i40e_aqc_opc_dcb_ignore_pfc     = 0x0301,
 205         i40e_aqc_opc_dcb_updated        = 0x0302,
 206
 207         /* TX scheduler */
 208         i40e_aqc_opc_configure_vsi_bw_limit             = 0x0400,
 209         i40e_aqc_opc_configure_vsi_ets_sla_bw_limit     = 0x0406,
 210         i40e_aqc_opc_configure_vsi_tc_bw                = 0x0407,
 211         i40e_aqc_opc_query_vsi_bw_config                = 0x0408,
 212         i40e_aqc_opc_query_vsi_ets_sla_config           = 0x040A,
 213         i40e_aqc_opc_configure_switching_comp_bw_limit  = 0x0410,
 214
 215         i40e_aqc_opc_enable_switching_comp_ets                  = 0x0413,
 216         i40e_aqc_opc_modify_switching_comp_ets                  = 0x0414,
 217         i40e_aqc_opc_disable_switching_comp_ets                 = 0x0415,
 218         i40e_aqc_opc_configure_switching_comp_ets_bw_limit      = 0x0416,
 219         i40e_aqc_opc_configure_switching_comp_bw_config         = 0x0417,
 220         i40e_aqc_opc_query_switching_comp_ets_config            = 0x0418,
 221         i40e_aqc_opc_query_port_ets_config                      = 0x0419,
 222         i40e_aqc_opc_query_switching_comp_bw_config             = 0x041A,
 223         i40e_aqc_opc_suspend_port_tx                            = 0x041B,
 224         i40e_aqc_opc_resume_port_tx                             = 0x041C,
 225         i40e_aqc_opc_configure_partition_bw                     = 0x041D,
 226
 227         /* phy commands*/
 228         i40e_aqc_opc_get_phy_abilities          = 0x0600,
 229         i40e_aqc_opc_set_phy_config             = 0x0601,
 230         i40e_aqc_opc_set_mac_config             = 0x0603,
 231         i40e_aqc_opc_set_link_restart_an        = 0x0605,
 232         i40e_aqc_opc_get_link_status            = 0x0607,
 233         i40e_aqc_opc_set_phy_int_mask           = 0x0613,
 234         i40e_aqc_opc_get_local_advt_reg         = 0x0614,
 235         i40e_aqc_opc_set_local_advt_reg         = 0x0615,
 236         i40e_aqc_opc_get_partner_advt           = 0x0616,
 237         i40e_aqc_opc_set_lb_modes               = 0x0618,
 238         i40e_aqc_opc_get_phy_wol_caps           = 0x0621,
 239         i40e_aqc_opc_set_phy_debug              = 0x0622,
 240         i40e_aqc_opc_upload_ext_phy_fm          = 0x0625,
 241         i40e_aqc_opc_run_phy_activity           = 0x0626,
 242
 243         /* NVM commands */
 244         i40e_aqc_opc_nvm_read                   = 0x0701,
 245         i40e_aqc_opc_nvm_erase                  = 0x0702,
 246         i40e_aqc_opc_nvm_update                 = 0x0703,
 247         i40e_aqc_opc_nvm_config_read            = 0x0704,
 248         i40e_aqc_opc_nvm_config_write           = 0x0705,
 249         i40e_aqc_opc_oem_post_update            = 0x0720,
 250         i40e_aqc_opc_thermal_sensor             = 0x0721,
 251
 252         /* virtualization commands */
 253         i40e_aqc_opc_send_msg_to_pf             = 0x0801,
 254         i40e_aqc_opc_send_msg_to_vf             = 0x0802,
 255         i40e_aqc_opc_send_msg_to_peer           = 0x0803,
 256
 257         /* alternate structure */
 258         i40e_aqc_opc_alternate_write            = 0x0900,
 259         i40e_aqc_opc_alternate_write_indirect   = 0x0901,
 260         i40e_aqc_opc_alternate_read             = 0x0902,
 261         i40e_aqc_opc_alternate_read_indirect    = 0x0903,
 262         i40e_aqc_opc_alternate_write_done       = 0x0904,
 263         i40e_aqc_opc_alternate_set_mode         = 0x0905,
 264         i40e_aqc_opc_alternate_clear_port       = 0x0906,
 265
 266         /* LLDP commands */
 267         i40e_aqc_opc_lldp_get_mib       = 0x0A00,
 268         i40e_aqc_opc_lldp_update_mib    = 0x0A01,
 269         i40e_aqc_opc_lldp_add_tlv       = 0x0A02,
 270         i40e_aqc_opc_lldp_update_tlv    = 0x0A03,
 271         i40e_aqc_opc_lldp_delete_tlv    = 0x0A04,
 272         i40e_aqc_opc_lldp_stop          = 0x0A05,
 273         i40e_aqc_opc_lldp_start         = 0x0A06,
 274         i40e_aqc_opc_get_cee_dcb_cfg    = 0x0A07,
 275         i40e_aqc_opc_lldp_set_local_mib = 0x0A08,
 276         i40e_aqc_opc_lldp_stop_start_spec_agent = 0x0A09,
 277
 278         /* Tunnel commands */
 279         i40e_aqc_opc_add_udp_tunnel     = 0x0B00,
 280         i40e_aqc_opc_del_udp_tunnel     = 0x0B01,
 281 #ifdef X722_SUPPORT
 282         i40e_aqc_opc_set_rss_key        = 0x0B02,
 283         i40e_aqc_opc_set_rss_lut        = 0x0B03,
 284         i40e_aqc_opc_get_rss_key        = 0x0B04,
 285         i40e_aqc_opc_get_rss_lut        = 0x0B05,
 286 #endif
 287
 288         /* Async Events */
 289         i40e_aqc_opc_event_lan_overflow         = 0x1001,
 290
 291         /* OEM commands */
 292         i40e_aqc_opc_oem_parameter_change       = 0xFE00,
 293         i40e_aqc_opc_oem_device_status_change   = 0xFE01,
 294         i40e_aqc_opc_oem_ocsd_initialize        = 0xFE02,
 295         i40e_aqc_opc_oem_ocbb_initialize        = 0xFE03,
 296
 297         /* debug commands */
 298         i40e_aqc_opc_debug_read_reg             = 0xFF03,
 299         i40e_aqc_opc_debug_write_reg            = 0xFF04,
 300         i40e_aqc_opc_debug_modify_reg           = 0xFF07,
 301         i40e_aqc_opc_debug_dump_internals       = 0xFF08,
 302 };
 303
 304 /* command structures and indirect data structures */
 305
 306 /* Structure naming conventions:
 307  * - no suffix for direct command descriptor structures
 308  * - _data for indirect sent data
 309  * - _resp for indirect return data (data which is both will use _data)
 310  * - _completion for direct return data
 311  * - _element_ for repeated elements (may also be _data or _resp)
 312  *
 313  * Command structures are expected to overlay the params.raw member of the basic
 314  * descriptor, and as such cannot exceed 16 bytes in length.
 315  */
 316
 317 /* This macro is used to generate a compilation error if a structure
 318  * is not exactly the correct length. It gives a divide by zero error if the
 319  * structure is not of the correct size, otherwise it creates an enum that is
 320  * never used.
 321  */
 322 #define I40E_CHECK_STRUCT_LEN(n, X) enum i40e_static_assert_enum_##X \
 323         { i40e_static_assert_##X = (n)/((sizeof(struct X) == (n)) ? 1 : 0) }
 324
 325 /* This macro is used extensively to ensure that command structures are 16
 326  * bytes in length as they have to map to the raw array of that size.
 327  */
 328 #define I40E_CHECK_CMD_LENGTH(X)        I40E_CHECK_STRUCT_LEN(16, X)
 329
 330 /* internal (0x00XX) commands */
 331
 332 /* Get version (direct 0x0001) */
 333 struct i40e_aqc_get_version {
 334         __le32 rom_ver;
 335         __le32 fw_build;
 336         __le16 fw_major;
 337         __le16 fw_minor;
 338         __le16 api_major;
 339         __le16 api_minor;
 340 };
 341
 342 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_version);
 343
 344 /* Send driver version (indirect 0x0002) */
 345 struct i40e_aqc_driver_version {
 346         u8      driver_major_ver;
 347         u8      driver_minor_ver;
 348         u8      driver_build_ver;
 349         u8      driver_subbuild_ver;
 350         u8      reserved[4];
 351         __le32  address_high;
 352         __le32  address_low;
 353 };
 354
 355 I40E_CHECK_CMD_LENGTH(i40e_aqc_driver_version);
 356
 357 /* Queue Shutdown (direct 0x0003) */
 358 struct i40e_aqc_queue_shutdown {
 359         __le32  driver_unloading;
 360 #define I40E_AQ_DRIVER_UNLOADING        0x1
 361         u8      reserved[12];
 362 };
 363
 364 I40E_CHECK_CMD_LENGTH(i40e_aqc_queue_shutdown);
 365
 366 /* Set PF context (0x0004, direct) */
 367 struct i40e_aqc_set_pf_context {
 368         u8      pf_id;
 369         u8      reserved[15];
 370 };
 371
 372 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_pf_context);
 373
 374 /* Request resource ownership (direct 0x0008)
 375  * Release resource ownership (direct 0x0009)
 376  */
 377 #define I40E_AQ_RESOURCE_NVM                    1
 378 #define I40E_AQ_RESOURCE_SDP                    2
 379 #define I40E_AQ_RESOURCE_ACCESS_READ            1
 380 #define I40E_AQ_RESOURCE_ACCESS_WRITE           2
 381 #define I40E_AQ_RESOURCE_NVM_READ_TIMEOUT       3000
 382 #define I40E_AQ_RESOURCE_NVM_WRITE_TIMEOUT      180000
 383
 384 struct i40e_aqc_request_resource {
 385         __le16  resource_id;
 386         __le16  access_type;
 387         __le32  timeout;
 388         __le32  resource_number;
 389         u8      reserved[4];
 390 };
 391
 392 I40E_CHECK_CMD_LENGTH(i40e_aqc_request_resource);
 393
 394 /* Get function capabilities (indirect 0x000A)
 395  * Get device capabilities (indirect 0x000B)
 396  */
 397 struct i40e_aqc_list_capabilites {
 398         u8 command_flags;
 399 #define I40E_AQ_LIST_CAP_PF_INDEX_EN    1
 400         u8 pf_index;
 401         u8 reserved[2];
 402         __le32 count;
 403         __le32 addr_high;
 404         __le32 addr_low;
 405 };
 406
 407 I40E_CHECK_CMD_LENGTH(i40e_aqc_list_capabilites);
 408
 409 struct i40e_aqc_list_capabilities_element_resp {
 410         __le16  id;
 411         u8      major_rev;
 412         u8      minor_rev;
 413         __le32  number;
 414         __le32  logical_id;
 415         __le32  phys_id;
 416         u8      reserved[16];
 417 };
 418
 419 /* list of caps */
 420
 421 #define I40E_AQ_CAP_ID_SWITCH_MODE      0x0001
 422 #define I40E_AQ_CAP_ID_MNG_MODE         0x0002
 423 #define I40E_AQ_CAP_ID_NPAR_ACTIVE      0x0003
 424 #define I40E_AQ_CAP_ID_OS2BMC_CAP       0x0004
 425 #define I40E_AQ_CAP_ID_FUNCTIONS_VALID  0x0005
 426 #define I40E_AQ_CAP_ID_ALTERNATE_RAM    0x0006
 427 #define I40E_AQ_CAP_ID_WOL_AND_PROXY    0x0008
 428 #define I40E_AQ_CAP_ID_SRIOV            0x0012
 429 #define I40E_AQ_CAP_ID_VF               0x0013
 430 #define I40E_AQ_CAP_ID_VMDQ             0x0014
 431 #define I40E_AQ_CAP_ID_8021QBG          0x0015
 432 #define I40E_AQ_CAP_ID_8021QBR          0x0016
 433 #define I40E_AQ_CAP_ID_VSI              0x0017
 434 #define I40E_AQ_CAP_ID_DCB              0x0018
 435 #define I40E_AQ_CAP_ID_FCOE             0x0021
 436 #define I40E_AQ_CAP_ID_ISCSI            0x0022
 437 #define I40E_AQ_CAP_ID_RSS              0x0040
 438 #define I40E_AQ_CAP_ID_RXQ              0x0041
 439 #define I40E_AQ_CAP_ID_TXQ              0x0042
 440 #define I40E_AQ_CAP_ID_MSIX             0x0043
 441 #define I40E_AQ_CAP_ID_VF_MSIX          0x0044
 442 #define I40E_AQ_CAP_ID_FLOW_DIRECTOR    0x0045
 443 #define I40E_AQ_CAP_ID_1588             0x0046
 444 #define I40E_AQ_CAP_ID_IWARP            0x0051
 445 #define I40E_AQ_CAP_ID_LED              0x0061
 446 #define I40E_AQ_CAP_ID_SDP              0x0062
 447 #define I40E_AQ_CAP_ID_MDIO             0x0063
 448 #define I40E_AQ_CAP_ID_WSR_PROT         0x0064
 449 #define I40E_AQ_CAP_ID_NVM_MGMT         0x0080
 450 #define I40E_AQ_CAP_ID_FLEX10           0x00F1
 451 #define I40E_AQ_CAP_ID_CEM              0x00F2
 452
 453 /* Set CPPM Configuration (direct 0x0103) */
 454 struct i40e_aqc_cppm_configuration {
 455         __le16  command_flags;
 456 #define I40E_AQ_CPPM_EN_LTRC    0x0800
 457 #define I40E_AQ_CPPM_EN_DMCTH   0x1000
 458 #define I40E_AQ_CPPM_EN_DMCTLX  0x2000
 459 #define I40E_AQ_CPPM_EN_HPTC    0x4000
 460 #define I40E_AQ_CPPM_EN_DMARC   0x8000
 461         __le16  ttlx;
 462         __le32  dmacr;
 463         __le16  dmcth;
 464         u8      hptc;
 465         u8      reserved;
 466         __le32  pfltrc;
 467 };
 468
 469 I40E_CHECK_CMD_LENGTH(i40e_aqc_cppm_configuration);
 470
 471 /* Set ARP Proxy command / response (indirect 0x0104) */
 472 struct i40e_aqc_arp_proxy_data {
 473         __le16  command_flags;
 474 #define I40E_AQ_ARP_INIT_IPV4   0x0008
 475 #define I40E_AQ_ARP_UNSUP_CTL   0x0010
 476 #define I40E_AQ_ARP_ENA         0x0020
 477 #define I40E_AQ_ARP_ADD_IPV4    0x0040
 478 #define I40E_AQ_ARP_DEL_IPV4    0x0080
 479         __le16  table_id;
 480         __le32  pfpm_proxyfc;
 481         __le32  ip_addr;
 482         u8      mac_addr[6];
 483         u8      reserved[2];
 484 };
 485
 486 I40E_CHECK_STRUCT_LEN(0x14, i40e_aqc_arp_proxy_data);
 487
 488 /* Set NS Proxy Table Entry Command (indirect 0x0105) */
 489 struct i40e_aqc_ns_proxy_data {
 490         __le16  table_idx_mac_addr_0;
 491         __le16  table_idx_mac_addr_1;
 492         __le16  table_idx_ipv6_0;
 493         __le16  table_idx_ipv6_1;
 494         __le16  control;
 495 #define I40E_AQ_NS_PROXY_ADD_0          0x0100
 496 #define I40E_AQ_NS_PROXY_DEL_0          0x0200
 497 #define I40E_AQ_NS_PROXY_ADD_1          0x0400
 498 #define I40E_AQ_NS_PROXY_DEL_1          0x0800
 499 #define I40E_AQ_NS_PROXY_ADD_IPV6_0     0x1000
 500 #define I40E_AQ_NS_PROXY_DEL_IPV6_0     0x2000
 501 #define I40E_AQ_NS_PROXY_ADD_IPV6_1     0x4000
 502 #define I40E_AQ_NS_PROXY_DEL_IPV6_1     0x8000
 503 #define I40E_AQ_NS_PROXY_COMMAND_SEQ    0x0001
 504 #define I40E_AQ_NS_PROXY_INIT_IPV6_TBL  0x0002
 505 #define I40E_AQ_NS_PROXY_INIT_MAC_TBL   0x0004
 506         u8      mac_addr_0[6];
 507         u8      mac_addr_1[6];
 508         u8      local_mac_addr[6];
 509         u8      ipv6_addr_0[16]; /* Warning! spec specifies BE byte order */
 510         u8      ipv6_addr_1[16];
 511 };
 512
 513 I40E_CHECK_STRUCT_LEN(0x3c, i40e_aqc_ns_proxy_data);
 514
 515 /* Manage LAA Command (0x0106) - obsolete */
 516 struct i40e_aqc_mng_laa {
 517         __le16  command_flags;
 518 #define I40E_AQ_LAA_FLAG_WR     0x8000
 519         u8      reserved[2];
 520         __le32  sal;
 521         __le16  sah;
 522         u8      reserved2[6];
 523 };
 524
 525 I40E_CHECK_CMD_LENGTH(i40e_aqc_mng_laa);
 526
 527 /* Manage MAC Address Read Command (indirect 0x0107) */
 528 struct i40e_aqc_mac_address_read {
 529         __le16  command_flags;
 530 #define I40E_AQC_LAN_ADDR_VALID         0x10
 531 #define I40E_AQC_SAN_ADDR_VALID         0x20
 532 #define I40E_AQC_PORT_ADDR_VALID        0x40
 533 #define I40E_AQC_WOL_ADDR_VALID         0x80
 534 #define I40E_AQC_MC_MAG_EN_VALID        0x100
 535 #define I40E_AQC_ADDR_VALID_MASK        0x1F0
 536         u8      reserved[6];
 537         __le32  addr_high;
 538         __le32  addr_low;
 539 };
 540
 541 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_read);
 542
 543 struct i40e_aqc_mac_address_read_data {
 544         u8 pf_lan_mac[6];
 545         u8 pf_san_mac[6];
 546         u8 port_mac[6];
 547         u8 pf_wol_mac[6];
 548 };
 549
 550 I40E_CHECK_STRUCT_LEN(24, i40e_aqc_mac_address_read_data);
 551
 552 /* Manage MAC Address Write Command (0x0108) */
 553 struct i40e_aqc_mac_address_write {
 554         __le16  command_flags;
 555 #define I40E_AQC_WRITE_TYPE_LAA_ONLY    0x0000
 556 #define I40E_AQC_WRITE_TYPE_LAA_WOL     0x4000
 557 #define I40E_AQC_WRITE_TYPE_PORT        0x8000
 558 #define I40E_AQC_WRITE_TYPE_UPDATE_MC_MAG       0xC000
 559 #define I40E_AQC_WRITE_TYPE_MASK        0xC000
 560
 561         __le16  mac_sah;
 562         __le32  mac_sal;
 563         u8      reserved[8];
 564 };
 565
 566 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_write);
 567
 568 /* PXE commands (0x011x) */
 569
 570 /* Clear PXE Command and response  (direct 0x0110) */
 571 struct i40e_aqc_clear_pxe {
 572         u8      rx_cnt;
 573         u8      reserved[15];
 574 };
 575
 576 I40E_CHECK_CMD_LENGTH(i40e_aqc_clear_pxe);
 577
 578 #ifdef X722_SUPPORT
 579 /* Set WoL Filter (0x0120) */
 580
 581 struct i40e_aqc_set_wol_filter {
 582         __le16 filter_index;
 583 #define I40E_AQC_MAX_NUM_WOL_FILTERS    8
 584         __le16 cmd_flags;
 585 #define I40E_AQC_SET_WOL_FILTER                         0x8000
 586 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_WOL              0x4000
 587         __le16 valid_flags;
 588 #define I40E_AQC_SET_WOL_FILTER_ACTION_VALID            0x8000
 589 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_ACTION_VALID     0x4000
 590         u8 reserved[2];
 591         __le32  address_high;
 592         __le32  address_low;
 593 };
 594
 595 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_wol_filter);
 596
 597 /* Get Wake Reason (0x0121) */
 598
 599 struct i40e_aqc_get_wake_reason_completion {
 600         u8 reserved_1[2];
 601         __le16 wake_reason;
 602         u8 reserved_2[12];
 603 };
 604
 605 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_wake_reason_completion);
 606
 607 struct i40e_aqc_set_wol_filter_data {
 608         u8 filter[128];
 609         u8 mask[16];
 610 };
 611
 612 I40E_CHECK_STRUCT_LEN(0x90, i40e_aqc_set_wol_filter_data);
 613
 614 #endif /* X722_SUPPORT */
 615 /* Switch configuration commands (0x02xx) */
 616
 617 /* Used by many indirect commands that only pass an seid and a buffer in the
 618  * command
 619  */
 620 struct i40e_aqc_switch_seid {
 621         __le16  seid;
 622         u8      reserved[6];
 623         __le32  addr_high;
 624         __le32  addr_low;
 625 };
 626
 627 I40E_CHECK_CMD_LENGTH(i40e_aqc_switch_seid);
 628
 629 /* Get Switch Configuration command (indirect 0x0200)
 630  * uses i40e_aqc_switch_seid for the descriptor
 631  */
 632 struct i40e_aqc_get_switch_config_header_resp {
 633         __le16  num_reported;
 634         __le16  num_total;
 635         u8      reserved[12];
 636 };
 637
 638 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_config_header_resp);
 639
 640 struct i40e_aqc_switch_config_element_resp {
 641         u8      element_type;
 642 #define I40E_AQ_SW_ELEM_TYPE_MAC        1
 643 #define I40E_AQ_SW_ELEM_TYPE_PF         2
 644 #define I40E_AQ_SW_ELEM_TYPE_VF         3
 645 #define I40E_AQ_SW_ELEM_TYPE_EMP        4
 646 #define I40E_AQ_SW_ELEM_TYPE_BMC        5
 647 #define I40E_AQ_SW_ELEM_TYPE_PV         16
 648 #define I40E_AQ_SW_ELEM_TYPE_VEB        17
 649 #define I40E_AQ_SW_ELEM_TYPE_PA         18
 650 #define I40E_AQ_SW_ELEM_TYPE_VSI        19
 651         u8      revision;
 652 #define I40E_AQ_SW_ELEM_REV_1           1
 653         __le16  seid;
 654         __le16  uplink_seid;
 655         __le16  downlink_seid;
 656         u8      reserved[3];
 657         u8      connection_type;
 658 #define I40E_AQ_CONN_TYPE_REGULAR       0x1
 659 #define I40E_AQ_CONN_TYPE_DEFAULT       0x2
 660 #define I40E_AQ_CONN_TYPE_CASCADED      0x3
 661         __le16  scheduler_id;
 662         __le16  element_info;
 663 };
 664
 665 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_config_element_resp);
 666
 667 /* Get Switch Configuration (indirect 0x0200)
 668  *    an array of elements are returned in the response buffer
 669  *    the first in the array is the header, remainder are elements
 670  */
 671 struct i40e_aqc_get_switch_config_resp {
 672         struct i40e_aqc_get_switch_config_header_resp   header;
 673         struct i40e_aqc_switch_config_element_resp      element[1];
 674 };
 675
 676 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_switch_config_resp);
 677
 678 /* Add Statistics (direct 0x0201)
 679  * Remove Statistics (direct 0x0202)
 680  */
 681 struct i40e_aqc_add_remove_statistics {
 682         __le16  seid;
 683         __le16  vlan;
 684         __le16  stat_index;
 685         u8      reserved[10];
 686 };
 687
 688 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_statistics);
 689
 690 /* Set Port Parameters command (direct 0x0203) */
 691 struct i40e_aqc_set_port_parameters {
 692         __le16  command_flags;
 693 #define I40E_AQ_SET_P_PARAMS_SAVE_BAD_PACKETS   1
 694 #define I40E_AQ_SET_P_PARAMS_PAD_SHORT_PACKETS  2 /* must set! */
 695 #define I40E_AQ_SET_P_PARAMS_DOUBLE_VLAN_ENA    4
 696         __le16  bad_frame_vsi;
 697         __le16  default_seid;        /* reserved for command */
 698         u8      reserved[10];
 699 };
 700
 701 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_port_parameters);
 702
 703 /* Get Switch Resource Allocation (indirect 0x0204) */
 704 struct i40e_aqc_get_switch_resource_alloc {
 705         u8      num_entries;         /* reserved for command */
 706         u8      reserved[7];
 707         __le32  addr_high;
 708         __le32  addr_low;
 709 };
 710
 711 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_resource_alloc);
 712
 713 /* expect an array of these structs in the response buffer */
 714 struct i40e_aqc_switch_resource_alloc_element_resp {
 715         u8      resource_type;
 716 #define I40E_AQ_RESOURCE_TYPE_VEB               0x0
 717 #define I40E_AQ_RESOURCE_TYPE_VSI               0x1
 718 #define I40E_AQ_RESOURCE_TYPE_MACADDR           0x2
 719 #define I40E_AQ_RESOURCE_TYPE_STAG              0x3
 720 #define I40E_AQ_RESOURCE_TYPE_ETAG              0x4
 721 #define I40E_AQ_RESOURCE_TYPE_MULTICAST_HASH    0x5
 722 #define I40E_AQ_RESOURCE_TYPE_UNICAST_HASH      0x6
 723 #define I40E_AQ_RESOURCE_TYPE_VLAN              0x7
 724 #define I40E_AQ_RESOURCE_TYPE_VSI_LIST_ENTRY    0x8
 725 #define I40E_AQ_RESOURCE_TYPE_ETAG_LIST_ENTRY   0x9
 726 #define I40E_AQ_RESOURCE_TYPE_VLAN_STAT_POOL    0xA
 727 #define I40E_AQ_RESOURCE_TYPE_MIRROR_RULE       0xB
 728 #define I40E_AQ_RESOURCE_TYPE_QUEUE_SETS        0xC
 729 #define I40E_AQ_RESOURCE_TYPE_VLAN_FILTERS      0xD
 730 #define I40E_AQ_RESOURCE_TYPE_INNER_MAC_FILTERS 0xF
 731 #define I40E_AQ_RESOURCE_TYPE_IP_FILTERS        0x10
 732 #define I40E_AQ_RESOURCE_TYPE_GRE_VN_KEYS       0x11
 733 #define I40E_AQ_RESOURCE_TYPE_VN2_KEYS          0x12
 734 #define I40E_AQ_RESOURCE_TYPE_TUNNEL_PORTS      0x13
 735         u8      reserved1;
 736         __le16  guaranteed;
 737         __le16  total;
 738         __le16  used;
 739         __le16  total_unalloced;
 740         u8      reserved2[6];
 741 };
 742
 743 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_resource_alloc_element_resp);
 744
 745 /* Set Switch Configuration (direct 0x0205) */
 746 struct i40e_aqc_set_switch_config {
 747         __le16  flags;
 748 #define I40E_AQ_SET_SWITCH_CFG_PROMISC          0x0001
 749 #define I40E_AQ_SET_SWITCH_CFG_L2_FILTER        0x0002
 750         __le16  valid_flags;
 751         u8      reserved[12];
 752 };
 753
 754 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_switch_config);
 755
 756 /* Read Receive control registers  (direct 0x0206)
 757  * Write Receive control registers (direct 0x0207)
 758  *     used for accessing Rx control registers that can be
 759  *     slow and need special handling when under high Rx load
 760  */
 761 struct i40e_aqc_rx_ctl_reg_read_write {
 762         __le32 reserved1;
 763         __le32 address;
 764         __le32 reserved2;
 765         __le32 value;
 766 };
 767
 768 I40E_CHECK_CMD_LENGTH(i40e_aqc_rx_ctl_reg_read_write);
 769
 770 /* Add VSI (indirect 0x0210)
 771  *    this indirect command uses struct i40e_aqc_vsi_properties_data
 772  *    as the indirect buffer (128 bytes)
 773  *
 774  * Update VSI (indirect 0x211)
 775  *     uses the same data structure as Add VSI
 776  *
 777  * Get VSI (indirect 0x0212)
 778  *     uses the same completion and data structure as Add VSI
 779  */
 780 struct i40e_aqc_add_get_update_vsi {
 781         __le16  uplink_seid;
 782         u8      connection_type;
 783 #define I40E_AQ_VSI_CONN_TYPE_NORMAL    0x1
 784 #define I40E_AQ_VSI_CONN_TYPE_DEFAULT   0x2
 785 #define I40E_AQ_VSI_CONN_TYPE_CASCADED  0x3
 786         u8      reserved1;
 787         u8      vf_id;
 788         u8      reserved2;
 789         __le16  vsi_flags;
 790 #define I40E_AQ_VSI_TYPE_SHIFT          0x0
 791 #define I40E_AQ_VSI_TYPE_MASK           (0x3 << I40E_AQ_VSI_TYPE_SHIFT)
 792 #define I40E_AQ_VSI_TYPE_VF             0x0
 793 #define I40E_AQ_VSI_TYPE_VMDQ2          0x1
 794 #define I40E_AQ_VSI_TYPE_PF             0x2
 795 #define I40E_AQ_VSI_TYPE_EMP_MNG        0x3
 796 #define I40E_AQ_VSI_FLAG_CASCADED_PV    0x4
 797         __le32  addr_high;
 798         __le32  addr_low;
 799 };
 800
 801 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi);
 802
 803 struct i40e_aqc_add_get_update_vsi_completion {
 804         __le16 seid;
 805         __le16 vsi_number;
 806         __le16 vsi_used;
 807         __le16 vsi_free;
 808         __le32 addr_high;
 809         __le32 addr_low;
 810 };
 811
 812 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi_completion);
 813
 814 struct i40e_aqc_vsi_properties_data {
 815         /* first 96 byte are written by SW */
 816         __le16  valid_sections;
 817 #define I40E_AQ_VSI_PROP_SWITCH_VALID           0x0001
 818 #define I40E_AQ_VSI_PROP_SECURITY_VALID         0x0002
 819 #define I40E_AQ_VSI_PROP_VLAN_VALID             0x0004
 820 #define I40E_AQ_VSI_PROP_CAS_PV_VALID           0x0008
 821 #define I40E_AQ_VSI_PROP_INGRESS_UP_VALID       0x0010
 822 #define I40E_AQ_VSI_PROP_EGRESS_UP_VALID        0x0020
 823 #define I40E_AQ_VSI_PROP_QUEUE_MAP_VALID        0x0040
 824 #define I40E_AQ_VSI_PROP_QUEUE_OPT_VALID        0x0080
 825 #define I40E_AQ_VSI_PROP_OUTER_UP_VALID         0x0100
 826 #define I40E_AQ_VSI_PROP_SCHED_VALID            0x0200
 827         /* switch section */
 828         __le16  switch_id; /* 12bit id combined with flags below */
 829 #define I40E_AQ_VSI_SW_ID_SHIFT         0x0000
 830 #define I40E_AQ_VSI_SW_ID_MASK          (0xFFF << I40E_AQ_VSI_SW_ID_SHIFT)
 831 #define I40E_AQ_VSI_SW_ID_FLAG_NOT_STAG 0x1000
 832 #define I40E_AQ_VSI_SW_ID_FLAG_ALLOW_LB 0x2000
 833 #define I40E_AQ_VSI_SW_ID_FLAG_LOCAL_LB 0x4000
 834         u8      sw_reserved[2];
 835         /* security section */
 836         u8      sec_flags;
 837 #define I40E_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD    0x01
 838 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_VLAN_CHK    0x02
 839 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_MAC_CHK     0x04
 840         u8      sec_reserved;
 841         /* VLAN section */
 842         __le16  pvid; /* VLANS include priority bits */
 843         __le16  fcoe_pvid;
 844         u8      port_vlan_flags;
 845 #define I40E_AQ_VSI_PVLAN_MODE_SHIFT    0x00
 846 #define I40E_AQ_VSI_PVLAN_MODE_MASK     (0x03 << \
 847                                          I40E_AQ_VSI_PVLAN_MODE_SHIFT)
 848 #define I40E_AQ_VSI_PVLAN_MODE_TAGGED   0x01
 849 #define I40E_AQ_VSI_PVLAN_MODE_UNTAGGED 0x02
 850 #define I40E_AQ_VSI_PVLAN_MODE_ALL      0x03
 851 #define I40E_AQ_VSI_PVLAN_INSERT_PVID   0x04
 852 #define I40E_AQ_VSI_PVLAN_EMOD_SHIFT    0x03
 853 #define I40E_AQ_VSI_PVLAN_EMOD_MASK     (0x3 << \
 854                                          I40E_AQ_VSI_PVLAN_EMOD_SHIFT)
 855 #define I40E_AQ_VSI_PVLAN_EMOD_STR_BOTH 0x0
 856 #define I40E_AQ_VSI_PVLAN_EMOD_STR_UP   0x08
 857 #define I40E_AQ_VSI_PVLAN_EMOD_STR      0x10
 858 #define I40E_AQ_VSI_PVLAN_EMOD_NOTHING  0x18
 859         u8      pvlan_reserved[3];
 860         /* ingress egress up sections */
 861         __le32  ingress_table; /* bitmap, 3 bits per up */
 862 #define I40E_AQ_VSI_UP_TABLE_UP0_SHIFT  0
 863 #define I40E_AQ_VSI_UP_TABLE_UP0_MASK   (0x7 << \
 864                                          I40E_AQ_VSI_UP_TABLE_UP0_SHIFT)
 865 #define I40E_AQ_VSI_UP_TABLE_UP1_SHIFT  3
 866 #define I40E_AQ_VSI_UP_TABLE_UP1_MASK   (0x7 << \
 867                                          I40E_AQ_VSI_UP_TABLE_UP1_SHIFT)
 868 #define I40E_AQ_VSI_UP_TABLE_UP2_SHIFT  6
 869 #define I40E_AQ_VSI_UP_TABLE_UP2_MASK   (0x7 << \
 870                                          I40E_AQ_VSI_UP_TABLE_UP2_SHIFT)
 871 #define I40E_AQ_VSI_UP_TABLE_UP3_SHIFT  9
 872 #define I40E_AQ_VSI_UP_TABLE_UP3_MASK   (0x7 << \
 873                                          I40E_AQ_VSI_UP_TABLE_UP3_SHIFT)
 874 #define I40E_AQ_VSI_UP_TABLE_UP4_SHIFT  12
 875 #define I40E_AQ_VSI_UP_TABLE_UP4_MASK   (0x7 << \
 876                                          I40E_AQ_VSI_UP_TABLE_UP4_SHIFT)
 877 #define I40E_AQ_VSI_UP_TABLE_UP5_SHIFT  15
 878 #define I40E_AQ_VSI_UP_TABLE_UP5_MASK   (0x7 << \
 879                                          I40E_AQ_VSI_UP_TABLE_UP5_SHIFT)
 880 #define I40E_AQ_VSI_UP_TABLE_UP6_SHIFT  18
 881 #define I40E_AQ_VSI_UP_TABLE_UP6_MASK   (0x7 << \
 882                                          I40E_AQ_VSI_UP_TABLE_UP6_SHIFT)
 883 #define I40E_AQ_VSI_UP_TABLE_UP7_SHIFT  21
 884 #define I40E_AQ_VSI_UP_TABLE_UP7_MASK   (0x7 << \
 885                                          I40E_AQ_VSI_UP_TABLE_UP7_SHIFT)
 886         __le32  egress_table;   /* same defines as for ingress table */
 887         /* cascaded PV section */
 888         __le16  cas_pv_tag;
 889         u8      cas_pv_flags;
 890 #define I40E_AQ_VSI_CAS_PV_TAGX_SHIFT           0x00
 891 #define I40E_AQ_VSI_CAS_PV_TAGX_MASK            (0x03 << \
 892                                                  I40E_AQ_VSI_CAS_PV_TAGX_SHIFT)
 893 #define I40E_AQ_VSI_CAS_PV_TAGX_LEAVE           0x00
 894 #define I40E_AQ_VSI_CAS_PV_TAGX_REMOVE          0x01
 895 #define I40E_AQ_VSI_CAS_PV_TAGX_COPY            0x02
 896 #define I40E_AQ_VSI_CAS_PV_INSERT_TAG           0x10
 897 #define I40E_AQ_VSI_CAS_PV_ETAG_PRUNE           0x20
 898 #define I40E_AQ_VSI_CAS_PV_ACCEPT_HOST_TAG      0x40
 899         u8      cas_pv_reserved;
 900         /* queue mapping section */
 901         __le16  mapping_flags;
 902 #define I40E_AQ_VSI_QUE_MAP_CONTIG      0x0
 903 #define I40E_AQ_VSI_QUE_MAP_NONCONTIG   0x1
 904         __le16  queue_mapping[16];
 905 #define I40E_AQ_VSI_QUEUE_SHIFT         0x0
 906 #define I40E_AQ_VSI_QUEUE_MASK          (0x7FF << I40E_AQ_VSI_QUEUE_SHIFT)
 907         __le16  tc_mapping[8];
 908 #define I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT 0
 909 #define I40E_AQ_VSI_TC_QUE_OFFSET_MASK  (0x1FF << \
 910                                          I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT)
 911 #define I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT 9
 912 #define I40E_AQ_VSI_TC_QUE_NUMBER_MASK  (0x7 << \
 913                                          I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT)
 914         /* queueing option section */
 915         u8      queueing_opt_flags;
 916 #ifdef X722_SUPPORT
 917 #define I40E_AQ_VSI_QUE_OPT_MULTICAST_UDP_ENA   0x04
 918 #define I40E_AQ_VSI_QUE_OPT_UNICAST_UDP_ENA     0x08
 919 #endif
 920 #define I40E_AQ_VSI_QUE_OPT_TCP_ENA     0x10
 921 #define I40E_AQ_VSI_QUE_OPT_FCOE_ENA    0x20
 922 #ifdef X722_SUPPORT
 923 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_PF  0x00
 924 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_VSI 0x40
 925 #endif
 926         u8      queueing_opt_reserved[3];
 927         /* scheduler section */
 928         u8      up_enable_bits;
 929         u8      sched_reserved;
 930         /* outer up section */
 931         __le32  outer_up_table; /* same structure and defines as ingress tbl */
 932         u8      cmd_reserved[8];
 933         /* last 32 bytes are written by FW */
 934         __le16  qs_handle[8];
 935 #define I40E_AQ_VSI_QS_HANDLE_INVALID   0xFFFF
 936         __le16  stat_counter_idx;
 937         __le16  sched_id;
 938         u8      resp_reserved[12];
 939 };
 940
 941 I40E_CHECK_STRUCT_LEN(128, i40e_aqc_vsi_properties_data);
 942
 943 /* Add Port Virtualizer (direct 0x0220)
 944  * also used for update PV (direct 0x0221) but only flags are used
 945  * (IS_CTRL_PORT only works on add PV)
 946  */
 947 struct i40e_aqc_add_update_pv {
 948         __le16  command_flags;
 949 #define I40E_AQC_PV_FLAG_PV_TYPE                0x1
 950 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_STAG_EN    0x2
 951 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_ETAG_EN    0x4
 952 #define I40E_AQC_PV_FLAG_IS_CTRL_PORT           0x8
 953         __le16  uplink_seid;
 954         __le16  connected_seid;
 955         u8      reserved[10];
 956 };
 957
 958 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv);
 959
 960 struct i40e_aqc_add_update_pv_completion {
 961         /* reserved for update; for add also encodes error if rc == ENOSPC */
 962         __le16  pv_seid;
 963 #define I40E_AQC_PV_ERR_FLAG_NO_PV      0x1
 964 #define I40E_AQC_PV_ERR_FLAG_NO_SCHED   0x2
 965 #define I40E_AQC_PV_ERR_FLAG_NO_COUNTER 0x4
 966 #define I40E_AQC_PV_ERR_FLAG_NO_ENTRY   0x8
 967         u8      reserved[14];
 968 };
 969
 970 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv_completion);
 971
 972 /* Get PV Params (direct 0x0222)
 973  * uses i40e_aqc_switch_seid for the descriptor
 974  */
 975
 976 struct i40e_aqc_get_pv_params_completion {
 977         __le16  seid;
 978         __le16  default_stag;
 979         __le16  pv_flags; /* same flags as add_pv */
 980 #define I40E_AQC_GET_PV_PV_TYPE                 0x1
 981 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_STAG       0x2
 982 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_ETAG       0x4
 983         u8      reserved[8];
 984         __le16  default_port_seid;
 985 };
 986
 987 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_pv_params_completion);
 988
 989 /* Add VEB (direct 0x0230) */
 990 struct i40e_aqc_add_veb {
 991         __le16  uplink_seid;
 992         __le16  downlink_seid;
 993         __le16  veb_flags;
 994 #define I40E_AQC_ADD_VEB_FLOATING               0x1
 995 #define I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT        1
 996 #define I40E_AQC_ADD_VEB_PORT_TYPE_MASK         (0x3 << \
 997                                         I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT)
 998 #define I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT      0x2
 999 #define I40E_AQC_ADD_VEB_PORT_TYPE_DATA         0x4
1000 #define I40E_AQC_ADD_VEB_ENABLE_L2_FILTER       0x8     /* deprecated */
1001 #define I40E_AQC_ADD_VEB_ENABLE_DISABLE_STATS   0x10
1002         u8      enable_tcs;
1003         u8      reserved[9];
1004 };
1005
1006 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb);
1007
1008 struct i40e_aqc_add_veb_completion {
1009         u8      reserved[6];
1010         __le16  switch_seid;
1011         /* also encodes error if rc == ENOSPC; codes are the same as add_pv */
1012         __le16  veb_seid;
1013 #define I40E_AQC_VEB_ERR_FLAG_NO_VEB            0x1
1014 #define I40E_AQC_VEB_ERR_FLAG_NO_SCHED          0x2
1015 #define I40E_AQC_VEB_ERR_FLAG_NO_COUNTER        0x4
1016 #define I40E_AQC_VEB_ERR_FLAG_NO_ENTRY          0x8
1017         __le16  statistic_index;
1018         __le16  vebs_used;
1019         __le16  vebs_free;
1020 };
1021
1022 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb_completion);
1023
1024 /* Get VEB Parameters (direct 0x0232)
1025  * uses i40e_aqc_switch_seid for the descriptor
1026  */
1027 struct i40e_aqc_get_veb_parameters_completion {
1028         __le16  seid;
1029         __le16  switch_id;
1030         __le16  veb_flags; /* only the first/last flags from 0x0230 is valid */
1031         __le16  statistic_index;
1032         __le16  vebs_used;
1033         __le16  vebs_free;
1034         u8      reserved[4];
1035 };
1036
1037 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_veb_parameters_completion);
1038
1039 /* Delete Element (direct 0x0243)
1040  * uses the generic i40e_aqc_switch_seid
1041  */
1042
1043 /* Add MAC-VLAN (indirect 0x0250) */
1044
1045 /* used for the command for most vlan commands */
1046 struct i40e_aqc_macvlan {
1047         __le16  num_addresses;
1048         __le16  seid[3];
1049 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT     0
1050 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_MASK      (0x3FF << \
1051                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1052 #define I40E_AQC_MACVLAN_CMD_SEID_VALID         0x8000
1053         __le32  addr_high;
1054         __le32  addr_low;
1055 };
1056
1057 I40E_CHECK_CMD_LENGTH(i40e_aqc_macvlan);
1058
1059 /* indirect data for command and response */
1060 struct i40e_aqc_add_macvlan_element_data {
1061         u8      mac_addr[6];
1062         __le16  vlan_tag;
1063         __le16  flags;
1064 #define I40E_AQC_MACVLAN_ADD_PERFECT_MATCH      0x0001
1065 #define I40E_AQC_MACVLAN_ADD_HASH_MATCH         0x0002
1066 #define I40E_AQC_MACVLAN_ADD_IGNORE_VLAN        0x0004
1067 #define I40E_AQC_MACVLAN_ADD_TO_QUEUE           0x0008
1068 #define I40E_AQC_MACVLAN_ADD_USE_SHARED_MAC     0x0010
1069         __le16  queue_number;
1070 #define I40E_AQC_MACVLAN_CMD_QUEUE_SHIFT        0
1071 #define I40E_AQC_MACVLAN_CMD_QUEUE_MASK         (0x7FF << \
1072                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1073         /* response section */
1074         u8      match_method;
1075 #define I40E_AQC_MM_PERFECT_MATCH       0x01
1076 #define I40E_AQC_MM_HASH_MATCH          0x02
1077 #define I40E_AQC_MM_ERR_NO_RES          0xFF
1078         u8      reserved1[3];
1079 };
1080
1081 struct i40e_aqc_add_remove_macvlan_completion {
1082         __le16 perfect_mac_used;
1083         __le16 perfect_mac_free;
1084         __le16 unicast_hash_free;
1085         __le16 multicast_hash_free;
1086         __le32 addr_high;
1087         __le32 addr_low;
1088 };
1089
1090 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_macvlan_completion);
1091
1092 /* Remove MAC-VLAN (indirect 0x0251)
1093  * uses i40e_aqc_macvlan for the descriptor
1094  * data points to an array of num_addresses of elements
1095  */
1096
1097 struct i40e_aqc_remove_macvlan_element_data {
1098         u8      mac_addr[6];
1099         __le16  vlan_tag;
1100         u8      flags;
1101 #define I40E_AQC_MACVLAN_DEL_PERFECT_MATCH      0x01
1102 #define I40E_AQC_MACVLAN_DEL_HASH_MATCH         0x02
1103 #define I40E_AQC_MACVLAN_DEL_IGNORE_VLAN        0x08
1104 #define I40E_AQC_MACVLAN_DEL_ALL_VSIS           0x10
1105         u8      reserved[3];
1106         /* reply section */
1107         u8      error_code;
1108 #define I40E_AQC_REMOVE_MACVLAN_SUCCESS         0x0
1109 #define I40E_AQC_REMOVE_MACVLAN_FAIL            0xFF
1110         u8      reply_reserved[3];
1111 };
1112
1113 /* Add VLAN (indirect 0x0252)
1114  * Remove VLAN (indirect 0x0253)
1115  * use the generic i40e_aqc_macvlan for the command
1116  */
1117 struct i40e_aqc_add_remove_vlan_element_data {
1118         __le16  vlan_tag;
1119         u8      vlan_flags;
1120 /* flags for add VLAN */
1121 #define I40E_AQC_ADD_VLAN_LOCAL                 0x1
1122 #define I40E_AQC_ADD_PVLAN_TYPE_SHIFT           1
1123 #define I40E_AQC_ADD_PVLAN_TYPE_MASK    (0x3 << I40E_AQC_ADD_PVLAN_TYPE_SHIFT)
1124 #define I40E_AQC_ADD_PVLAN_TYPE_REGULAR         0x0
1125 #define I40E_AQC_ADD_PVLAN_TYPE_PRIMARY         0x2
1126 #define I40E_AQC_ADD_PVLAN_TYPE_SECONDARY       0x4
1127 #define I40E_AQC_VLAN_PTYPE_SHIFT               3
1128 #define I40E_AQC_VLAN_PTYPE_MASK        (0x3 << I40E_AQC_VLAN_PTYPE_SHIFT)
1129 #define I40E_AQC_VLAN_PTYPE_REGULAR_VSI         0x0
1130 #define I40E_AQC_VLAN_PTYPE_PROMISC_VSI         0x8
1131 #define I40E_AQC_VLAN_PTYPE_COMMUNITY_VSI       0x10
1132 #define I40E_AQC_VLAN_PTYPE_ISOLATED_VSI        0x18
1133 /* flags for remove VLAN */
1134 #define I40E_AQC_REMOVE_VLAN_ALL        0x1
1135         u8      reserved;
1136         u8      result;
1137 /* flags for add VLAN */
1138 #define I40E_AQC_ADD_VLAN_SUCCESS       0x0
1139 #define I40E_AQC_ADD_VLAN_FAIL_REQUEST  0xFE
1140 #define I40E_AQC_ADD_VLAN_FAIL_RESOURCE 0xFF
1141 /* flags for remove VLAN */
1142 #define I40E_AQC_REMOVE_VLAN_SUCCESS    0x0
1143 #define I40E_AQC_REMOVE_VLAN_FAIL       0xFF
1144         u8      reserved1[3];
1145 };
1146
1147 struct i40e_aqc_add_remove_vlan_completion {
1148         u8      reserved[4];
1149         __le16  vlans_used;
1150         __le16  vlans_free;
1151         __le32  addr_high;
1152         __le32  addr_low;
1153 };
1154
1155 /* Set VSI Promiscuous Modes (direct 0x0254) */
1156 struct i40e_aqc_set_vsi_promiscuous_modes {
1157         __le16  promiscuous_flags;
1158         __le16  valid_flags;
1159 /* flags used for both fields above */
1160 #define I40E_AQC_SET_VSI_PROMISC_UNICAST        0x01
1161 #define I40E_AQC_SET_VSI_PROMISC_MULTICAST      0x02
1162 #define I40E_AQC_SET_VSI_PROMISC_BROADCAST      0x04
1163 #define I40E_AQC_SET_VSI_DEFAULT                0x08
1164 #define I40E_AQC_SET_VSI_PROMISC_VLAN           0x10
1165 #define I40E_AQC_SET_VSI_PROMISC_TX             0x8000
1166         __le16  seid;
1167 #define I40E_AQC_VSI_PROM_CMD_SEID_MASK         0x3FF
1168         __le16  vlan_tag;
1169 #define I40E_AQC_SET_VSI_VLAN_MASK              0x0FFF
1170 #define I40E_AQC_SET_VSI_VLAN_VALID             0x8000
1171         u8      reserved[8];
1172 };
1173
1174 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_vsi_promiscuous_modes);
1175
1176 /* Add S/E-tag command (direct 0x0255)
1177  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1178  */
1179 struct i40e_aqc_add_tag {
1180         __le16  flags;
1181 #define I40E_AQC_ADD_TAG_FLAG_TO_QUEUE          0x0001
1182         __le16  seid;
1183 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT     0
1184 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_MASK      (0x3FF << \
1185                                         I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT)
1186         __le16  tag;
1187         __le16  queue_number;
1188         u8      reserved[8];
1189 };
1190
1191 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_tag);
1192
1193 struct i40e_aqc_add_remove_tag_completion {
1194         u8      reserved[12];
1195         __le16  tags_used;
1196         __le16  tags_free;
1197 };
1198
1199 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_tag_completion);
1200
1201 /* Remove S/E-tag command (direct 0x0256)
1202  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1203  */
1204 struct i40e_aqc_remove_tag {
1205         __le16  seid;
1206 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT  0
1207 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1208                                         I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT)
1209         __le16  tag;
1210         u8      reserved[12];
1211 };
1212
1213 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_tag);
1214
1215 /* Add multicast E-Tag (direct 0x0257)
1216  * del multicast E-Tag (direct 0x0258) only uses pv_seid and etag fields
1217  * and no external data
1218  */
1219 struct i40e_aqc_add_remove_mcast_etag {
1220         __le16  pv_seid;
1221         __le16  etag;
1222         u8      num_unicast_etags;
1223         u8      reserved[3];
1224         __le32  addr_high;          /* address of array of 2-byte s-tags */
1225         __le32  addr_low;
1226 };
1227
1228 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag);
1229
1230 struct i40e_aqc_add_remove_mcast_etag_completion {
1231         u8      reserved[4];
1232         __le16  mcast_etags_used;
1233         __le16  mcast_etags_free;
1234         __le32  addr_high;
1235         __le32  addr_low;
1236
1237 };
1238
1239 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag_completion);
1240
1241 /* Update S/E-Tag (direct 0x0259) */
1242 struct i40e_aqc_update_tag {
1243         __le16  seid;
1244 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT  0
1245 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1246                                         I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT)
1247         __le16  old_tag;
1248         __le16  new_tag;
1249         u8      reserved[10];
1250 };
1251
1252 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag);
1253
1254 struct i40e_aqc_update_tag_completion {
1255         u8      reserved[12];
1256         __le16  tags_used;
1257         __le16  tags_free;
1258 };
1259
1260 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag_completion);
1261
1262 /* Add Control Packet filter (direct 0x025A)
1263  * Remove Control Packet filter (direct 0x025B)
1264  * uses the i40e_aqc_add_oveb_cloud,
1265  * and the generic direct completion structure
1266  */
1267 struct i40e_aqc_add_remove_control_packet_filter {
1268         u8      mac[6];
1269         __le16  etype;
1270         __le16  flags;
1271 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC    0x0001
1272 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP          0x0002
1273 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE      0x0004
1274 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TX            0x0008
1275 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_RX            0x0000
1276         __le16  seid;
1277 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT  0
1278 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_MASK   (0x3FF << \
1279                                 I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT)
1280         __le16  queue;
1281         u8      reserved[2];
1282 };
1283
1284 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter);
1285
1286 struct i40e_aqc_add_remove_control_packet_filter_completion {
1287         __le16  mac_etype_used;
1288         __le16  etype_used;
1289         __le16  mac_etype_free;
1290         __le16  etype_free;
1291         u8      reserved[8];
1292 };
1293
1294 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter_completion);
1295
1296 /* Add Cloud filters (indirect 0x025C)
1297  * Remove Cloud filters (indirect 0x025D)
1298  * uses the i40e_aqc_add_remove_cloud_filters,
1299  * and the generic indirect completion structure
1300  */
1301 struct i40e_aqc_add_remove_cloud_filters {
1302         u8      num_filters;
1303         u8      reserved;
1304         __le16  seid;
1305 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT   0
1306 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_MASK    (0x3FF << \
1307                                         I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT)
1308         u8      reserved2[4];
1309         __le32  addr_high;
1310         __le32  addr_low;
1311 };
1312
1313 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_cloud_filters);
1314
1315 struct i40e_aqc_add_remove_cloud_filters_element_data {
1316         u8      outer_mac[6];
1317         u8      inner_mac[6];
1318         __le16  inner_vlan;
1319         union {
1320                 struct {
1321                         u8 reserved[12];
1322                         u8 data[4];
1323                 } v4;
1324                 struct {
1325                         u8 data[16];
1326                 } v6;
1327         } ipaddr;
1328         __le16  flags;
1329 #define I40E_AQC_ADD_CLOUD_FILTER_SHIFT                 0
1330 #define I40E_AQC_ADD_CLOUD_FILTER_MASK  (0x3F << \
1331                                         I40E_AQC_ADD_CLOUD_FILTER_SHIFT)
1332 /* 0x0000 reserved */
1333 #define I40E_AQC_ADD_CLOUD_FILTER_OIP                   0x0001
1334 /* 0x0002 reserved */
1335 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN            0x0003
1336 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN_TEN_ID     0x0004
1337 /* 0x0005 reserved */
1338 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_TEN_ID           0x0006
1339 /* 0x0007 reserved */
1340 /* 0x0008 reserved */
1341 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC                  0x0009
1342 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC                  0x000A
1343 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC_TEN_ID_IMAC      0x000B
1344 #define I40E_AQC_ADD_CLOUD_FILTER_IIP                   0x000C
1345
1346 #define I40E_AQC_ADD_CLOUD_FLAGS_TO_QUEUE               0x0080
1347 #define I40E_AQC_ADD_CLOUD_VNK_SHIFT                    6
1348 #define I40E_AQC_ADD_CLOUD_VNK_MASK                     0x00C0
1349 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV4                   0
1350 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV6                   0x0100
1351
1352 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_SHIFT               9
1353 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_MASK                0x1E00
1354 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_VXLAN               0
1355 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NVGRE_OMAC          1
1356 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_GENEVE              2
1357 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_IP                  3
1358 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_RESERVED            4
1359 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_VXLAN_GPE           5
1360
1361 #define I40E_AQC_ADD_CLOUD_FLAGS_SHARED_OUTER_MAC       0x2000
1362 #define I40E_AQC_ADD_CLOUD_FLAGS_SHARED_INNER_MAC       0x4000
1363 #define I40E_AQC_ADD_CLOUD_FLAGS_SHARED_OUTER_IP        0x8000
1364
1365         __le32  tenant_id;
1366         u8      reserved[4];
1367         __le16  queue_number;
1368 #define I40E_AQC_ADD_CLOUD_QUEUE_SHIFT          0
1369 #define I40E_AQC_ADD_CLOUD_QUEUE_MASK           (0x7FF << \
1370                                                  I40E_AQC_ADD_CLOUD_QUEUE_SHIFT)
1371         u8      reserved2[14];
1372         /* response section */
1373         u8      allocation_result;
1374 #define I40E_AQC_ADD_CLOUD_FILTER_SUCCESS       0x0
1375 #define I40E_AQC_ADD_CLOUD_FILTER_FAIL          0xFF
1376         u8      response_reserved[7];
1377 };
1378
1379 struct i40e_aqc_remove_cloud_filters_completion {
1380         __le16 perfect_ovlan_used;
1381         __le16 perfect_ovlan_free;
1382         __le16 vlan_used;
1383         __le16 vlan_free;
1384         __le32 addr_high;
1385         __le32 addr_low;
1386 };
1387
1388 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_cloud_filters_completion);
1389
1390 /* Add Mirror Rule (indirect or direct 0x0260)
1391  * Delete Mirror Rule (indirect or direct 0x0261)
1392  * note: some rule types (4,5) do not use an external buffer.
1393  *       take care to set the flags correctly.
1394  */
1395 struct i40e_aqc_add_delete_mirror_rule {
1396         __le16 seid;
1397         __le16 rule_type;
1398 #define I40E_AQC_MIRROR_RULE_TYPE_SHIFT         0
1399 #define I40E_AQC_MIRROR_RULE_TYPE_MASK          (0x7 << \
1400                                                 I40E_AQC_MIRROR_RULE_TYPE_SHIFT)
1401 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_INGRESS 1
1402 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_EGRESS  2
1403 #define I40E_AQC_MIRROR_RULE_TYPE_VLAN          3
1404 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_INGRESS   4
1405 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_EGRESS    5
1406         __le16 num_entries;
1407         __le16 destination;  /* VSI for add, rule id for delete */
1408         __le32 addr_high;    /* address of array of 2-byte VSI or VLAN ids */
1409         __le32 addr_low;
1410 };
1411
1412 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule);
1413
1414 struct i40e_aqc_add_delete_mirror_rule_completion {
1415         u8      reserved[2];
1416         __le16  rule_id;  /* only used on add */
1417         __le16  mirror_rules_used;
1418         __le16  mirror_rules_free;
1419         __le32  addr_high;
1420         __le32  addr_low;
1421 };
1422
1423 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule_completion);
1424
1425 /* DCB 0x03xx*/
1426
1427 /* PFC Ignore (direct 0x0301)
1428  *    the command and response use the same descriptor structure
1429  */
1430 struct i40e_aqc_pfc_ignore {
1431         u8      tc_bitmap;
1432         u8      command_flags; /* unused on response */
1433 #define I40E_AQC_PFC_IGNORE_SET         0x80
1434 #define I40E_AQC_PFC_IGNORE_CLEAR       0x0
1435         u8      reserved[14];
1436 };
1437
1438 I40E_CHECK_CMD_LENGTH(i40e_aqc_pfc_ignore);
1439
1440 /* DCB Update (direct 0x0302) uses the i40e_aq_desc structure
1441  * with no parameters
1442  */
1443
1444 /* TX scheduler 0x04xx */
1445
1446 /* Almost all the indirect commands use
1447  * this generic struct to pass the SEID in param0
1448  */
1449 struct i40e_aqc_tx_sched_ind {
1450         __le16  vsi_seid;
1451         u8      reserved[6];
1452         __le32  addr_high;
1453         __le32  addr_low;
1454 };
1455
1456 I40E_CHECK_CMD_LENGTH(i40e_aqc_tx_sched_ind);
1457
1458 /* Several commands respond with a set of queue set handles */
1459 struct i40e_aqc_qs_handles_resp {
1460         __le16 qs_handles[8];
1461 };
1462
1463 /* Configure VSI BW limits (direct 0x0400) */
1464 struct i40e_aqc_configure_vsi_bw_limit {
1465         __le16  vsi_seid;
1466         u8      reserved[2];
1467         __le16  credit;
1468         u8      reserved1[2];
1469         u8      max_credit; /* 0-3, limit = 2^max */
1470         u8      reserved2[7];
1471 };
1472
1473 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_vsi_bw_limit);
1474
1475 /* Configure VSI Bandwidth Limit per Traffic Type (indirect 0x0406)
1476  *    responds with i40e_aqc_qs_handles_resp
1477  */
1478 struct i40e_aqc_configure_vsi_ets_sla_bw_data {
1479         u8      tc_valid_bits;
1480         u8      reserved[15];
1481         __le16  tc_bw_credits[8]; /* FW writesback QS handles here */
1482
1483         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1484         __le16  tc_bw_max[2];
1485         u8      reserved1[28];
1486 };
1487
1488 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_vsi_ets_sla_bw_data);
1489
1490 /* Configure VSI Bandwidth Allocation per Traffic Type (indirect 0x0407)
1491  *    responds with i40e_aqc_qs_handles_resp
1492  */
1493 struct i40e_aqc_configure_vsi_tc_bw_data {
1494         u8      tc_valid_bits;
1495         u8      reserved[3];
1496         u8      tc_bw_credits[8];
1497         u8      reserved1[4];
1498         __le16  qs_handles[8];
1499 };
1500
1501 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_vsi_tc_bw_data);
1502
1503 /* Query vsi bw configuration (indirect 0x0408) */
1504 struct i40e_aqc_query_vsi_bw_config_resp {
1505         u8      tc_valid_bits;
1506         u8      tc_suspended_bits;
1507         u8      reserved[14];
1508         __le16  qs_handles[8];
1509         u8      reserved1[4];
1510         __le16  port_bw_limit;
1511         u8      reserved2[2];
1512         u8      max_bw; /* 0-3, limit = 2^max */
1513         u8      reserved3[23];
1514 };
1515
1516 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_vsi_bw_config_resp);
1517
1518 /* Query VSI Bandwidth Allocation per Traffic Type (indirect 0x040A) */
1519 struct i40e_aqc_query_vsi_ets_sla_config_resp {
1520         u8      tc_valid_bits;
1521         u8      reserved[3];
1522         u8      share_credits[8];
1523         __le16  credits[8];
1524
1525         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1526         __le16  tc_bw_max[2];
1527 };
1528
1529 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_vsi_ets_sla_config_resp);
1530
1531 /* Configure Switching Component Bandwidth Limit (direct 0x0410) */
1532 struct i40e_aqc_configure_switching_comp_bw_limit {
1533         __le16  seid;
1534         u8      reserved[2];
1535         __le16  credit;
1536         u8      reserved1[2];
1537         u8      max_bw; /* 0-3, limit = 2^max */
1538         u8      reserved2[7];
1539 };
1540
1541 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_switching_comp_bw_limit);
1542
1543 /* Enable  Physical Port ETS (indirect 0x0413)
1544  * Modify  Physical Port ETS (indirect 0x0414)
1545  * Disable Physical Port ETS (indirect 0x0415)
1546  */
1547 struct i40e_aqc_configure_switching_comp_ets_data {
1548         u8      reserved[4];
1549         u8      tc_valid_bits;
1550         u8      seepage;
1551 #define I40E_AQ_ETS_SEEPAGE_EN_MASK     0x1
1552         u8      tc_strict_priority_flags;
1553         u8      reserved1[17];
1554         u8      tc_bw_share_credits[8];
1555         u8      reserved2[96];
1556 };
1557
1558 I40E_CHECK_STRUCT_LEN(0x80, i40e_aqc_configure_switching_comp_ets_data);
1559
1560 /* Configure Switching Component Bandwidth Limits per Tc (indirect 0x0416) */
1561 struct i40e_aqc_configure_switching_comp_ets_bw_limit_data {
1562         u8      tc_valid_bits;
1563         u8      reserved[15];
1564         __le16  tc_bw_credit[8];
1565
1566         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1567         __le16  tc_bw_max[2];
1568         u8      reserved1[28];
1569 };
1570
1571 I40E_CHECK_STRUCT_LEN(0x40,
1572                       i40e_aqc_configure_switching_comp_ets_bw_limit_data);
1573
1574 /* Configure Switching Component Bandwidth Allocation per Tc
1575  * (indirect 0x0417)
1576  */
1577 struct i40e_aqc_configure_switching_comp_bw_config_data {
1578         u8      tc_valid_bits;
1579         u8      reserved[2];
1580         u8      absolute_credits; /* bool */
1581         u8      tc_bw_share_credits[8];
1582         u8      reserved1[20];
1583 };
1584
1585 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_switching_comp_bw_config_data);
1586
1587 /* Query Switching Component Configuration (indirect 0x0418) */
1588 struct i40e_aqc_query_switching_comp_ets_config_resp {
1589         u8      tc_valid_bits;
1590         u8      reserved[35];
1591         __le16  port_bw_limit;
1592         u8      reserved1[2];
1593         u8      tc_bw_max; /* 0-3, limit = 2^max */
1594         u8      reserved2[23];
1595 };
1596
1597 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_switching_comp_ets_config_resp);
1598
1599 /* Query PhysicalPort ETS Configuration (indirect 0x0419) */
1600 struct i40e_aqc_query_port_ets_config_resp {
1601         u8      reserved[4];
1602         u8      tc_valid_bits;
1603         u8      reserved1;
1604         u8      tc_strict_priority_bits;
1605         u8      reserved2;
1606         u8      tc_bw_share_credits[8];
1607         __le16  tc_bw_limits[8];
1608
1609         /* 4 bits per tc 0-7, 4th bit reserved, limit = 2^max */
1610         __le16  tc_bw_max[2];
1611         u8      reserved3[32];
1612 };
1613
1614 I40E_CHECK_STRUCT_LEN(0x44, i40e_aqc_query_port_ets_config_resp);
1615
1616 /* Query Switching Component Bandwidth Allocation per Traffic Type
1617  * (indirect 0x041A)
1618  */
1619 struct i40e_aqc_query_switching_comp_bw_config_resp {
1620         u8      tc_valid_bits;
1621         u8      reserved[2];
1622         u8      absolute_credits_enable; /* bool */
1623         u8      tc_bw_share_credits[8];
1624         __le16  tc_bw_limits[8];
1625
1626         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1627         __le16  tc_bw_max[2];
1628 };
1629
1630 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_switching_comp_bw_config_resp);
1631
1632 /* Suspend/resume port TX traffic
1633  * (direct 0x041B and 0x041C) uses the generic SEID struct
1634  */
1635
1636 /* Configure partition BW
1637  * (indirect 0x041D)
1638  */
1639 struct i40e_aqc_configure_partition_bw_data {
1640         __le16  pf_valid_bits;
1641         u8      min_bw[16];      /* guaranteed bandwidth */
1642         u8      max_bw[16];      /* bandwidth limit */
1643 };
1644
1645 I40E_CHECK_STRUCT_LEN(0x22, i40e_aqc_configure_partition_bw_data);
1646
1647 /* Get PHY Abilities (indirect 0x0600) uses the generic indirect struct */
1648
1649 /* set in param0 for get phy abilities to report qualified modules */
1650 #define I40E_AQ_PHY_REPORT_QUALIFIED_MODULES    0x0001
1651 #define I40E_AQ_PHY_REPORT_INITIAL_VALUES       0x0002
1652
1653 enum i40e_aq_phy_type {
1654         I40E_PHY_TYPE_SGMII                     = 0x0,
1655         I40E_PHY_TYPE_1000BASE_KX               = 0x1,
1656         I40E_PHY_TYPE_10GBASE_KX4               = 0x2,
1657         I40E_PHY_TYPE_10GBASE_KR                = 0x3,
1658         I40E_PHY_TYPE_40GBASE_KR4               = 0x4,
1659         I40E_PHY_TYPE_XAUI                      = 0x5,
1660         I40E_PHY_TYPE_XFI                       = 0x6,
1661         I40E_PHY_TYPE_SFI                       = 0x7,
1662         I40E_PHY_TYPE_XLAUI                     = 0x8,
1663         I40E_PHY_TYPE_XLPPI                     = 0x9,
1664         I40E_PHY_TYPE_40GBASE_CR4_CU            = 0xA,
1665         I40E_PHY_TYPE_10GBASE_CR1_CU            = 0xB,
1666         I40E_PHY_TYPE_10GBASE_AOC               = 0xC,
1667         I40E_PHY_TYPE_40GBASE_AOC               = 0xD,
1668         I40E_PHY_TYPE_100BASE_TX                = 0x11,
1669         I40E_PHY_TYPE_1000BASE_T                = 0x12,
1670         I40E_PHY_TYPE_10GBASE_T                 = 0x13,
1671         I40E_PHY_TYPE_10GBASE_SR                = 0x14,
1672         I40E_PHY_TYPE_10GBASE_LR                = 0x15,
1673         I40E_PHY_TYPE_10GBASE_SFPP_CU           = 0x16,
1674         I40E_PHY_TYPE_10GBASE_CR1               = 0x17,
1675         I40E_PHY_TYPE_40GBASE_CR4               = 0x18,
1676         I40E_PHY_TYPE_40GBASE_SR4               = 0x19,
1677         I40E_PHY_TYPE_40GBASE_LR4               = 0x1A,
1678         I40E_PHY_TYPE_1000BASE_SX               = 0x1B,
1679         I40E_PHY_TYPE_1000BASE_LX               = 0x1C,
1680         I40E_PHY_TYPE_1000BASE_T_OPTICAL        = 0x1D,
1681         I40E_PHY_TYPE_20GBASE_KR2               = 0x1E,
1682         I40E_PHY_TYPE_25GBASE_KR                = 0x1F,
1683         I40E_PHY_TYPE_25GBASE_CR                = 0x20,
1684         I40E_PHY_TYPE_25GBASE_SR                = 0x21,
1685         I40E_PHY_TYPE_25GBASE_LR                = 0x22,
1686         I40E_PHY_TYPE_MAX
1687 };
1688
1689 #define I40E_LINK_SPEED_100MB_SHIFT     0x1
1690 #define I40E_LINK_SPEED_1000MB_SHIFT    0x2
1691 #define I40E_LINK_SPEED_10GB_SHIFT      0x3
1692 #define I40E_LINK_SPEED_40GB_SHIFT      0x4
1693 #define I40E_LINK_SPEED_20GB_SHIFT      0x5
1694
1695 enum i40e_aq_link_speed {
1696         I40E_LINK_SPEED_UNKNOWN = 0,
1697         I40E_LINK_SPEED_100MB   = (1 << I40E_LINK_SPEED_100MB_SHIFT),
1698         I40E_LINK_SPEED_1GB     = (1 << I40E_LINK_SPEED_1000MB_SHIFT),
1699         I40E_LINK_SPEED_10GB    = (1 << I40E_LINK_SPEED_10GB_SHIFT),
1700         I40E_LINK_SPEED_40GB    = (1 << I40E_LINK_SPEED_40GB_SHIFT),
1701         I40E_LINK_SPEED_20GB    = (1 << I40E_LINK_SPEED_20GB_SHIFT)
1702 };
1703
1704 struct i40e_aqc_module_desc {
1705         u8 oui[3];
1706         u8 reserved1;
1707         u8 part_number[16];
1708         u8 revision[4];
1709         u8 reserved2[8];
1710 };
1711
1712 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_module_desc);
1713
1714 struct i40e_aq_get_phy_abilities_resp {
1715         __le32  phy_type;       /* bitmap using the above enum for offsets */
1716         u8      link_speed;     /* bitmap using the above enum bit patterns */
1717         u8      abilities;
1718 #define I40E_AQ_PHY_FLAG_PAUSE_TX       0x01
1719 #define I40E_AQ_PHY_FLAG_PAUSE_RX       0x02
1720 #define I40E_AQ_PHY_FLAG_LOW_POWER      0x04
1721 #define I40E_AQ_PHY_LINK_ENABLED        0x08
1722 #define I40E_AQ_PHY_AN_ENABLED          0x10
1723 #define I40E_AQ_PHY_FLAG_MODULE_QUAL    0x20
1724         __le16  eee_capability;
1725 #define I40E_AQ_EEE_100BASE_TX          0x0002
1726 #define I40E_AQ_EEE_1000BASE_T          0x0004
1727 #define I40E_AQ_EEE_10GBASE_T           0x0008
1728 #define I40E_AQ_EEE_1000BASE_KX         0x0010
1729 #define I40E_AQ_EEE_10GBASE_KX4         0x0020
1730 #define I40E_AQ_EEE_10GBASE_KR          0x0040
1731         __le32  eeer_val;
1732         u8      d3_lpan;
1733 #define I40E_AQ_SET_PHY_D3_LPAN_ENA     0x01
1734         u8      reserved[3];
1735         u8      phy_id[4];
1736         u8      module_type[3];
1737         u8      qualified_module_count;
1738 #define I40E_AQ_PHY_MAX_QMS             16
1739         struct i40e_aqc_module_desc     qualified_module[I40E_AQ_PHY_MAX_QMS];
1740 };
1741
1742 I40E_CHECK_STRUCT_LEN(0x218, i40e_aq_get_phy_abilities_resp);
1743
1744 /* Set PHY Config (direct 0x0601) */
1745 struct i40e_aq_set_phy_config { /* same bits as above in all */
1746         __le32  phy_type;
1747         u8      link_speed;
1748         u8      abilities;
1749 /* bits 0-2 use the values from get_phy_abilities_resp */
1750 #define I40E_AQ_PHY_ENABLE_LINK         0x08
1751 #define I40E_AQ_PHY_ENABLE_AN           0x10
1752 #define I40E_AQ_PHY_ENABLE_ATOMIC_LINK  0x20
1753         __le16  eee_capability;
1754         __le32  eeer;
1755         u8      low_power_ctrl;
1756         u8      reserved[3];
1757 };
1758
1759 I40E_CHECK_CMD_LENGTH(i40e_aq_set_phy_config);
1760
1761 /* Set MAC Config command data structure (direct 0x0603) */
1762 struct i40e_aq_set_mac_config {
1763         __le16  max_frame_size;
1764         u8      params;
1765 #define I40E_AQ_SET_MAC_CONFIG_CRC_EN           0x04
1766 #define I40E_AQ_SET_MAC_CONFIG_PACING_MASK      0x78
1767 #define I40E_AQ_SET_MAC_CONFIG_PACING_SHIFT     3
1768 #define I40E_AQ_SET_MAC_CONFIG_PACING_NONE      0x0
1769 #define I40E_AQ_SET_MAC_CONFIG_PACING_1B_13TX   0xF
1770 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_9TX   0x9
1771 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_4TX   0x8
1772 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_7TX   0x7
1773 #define I40E_AQ_SET_MAC_CONFIG_PACING_2DW_3TX   0x6
1774 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_1TX   0x5
1775 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_2TX   0x4
1776 #define I40E_AQ_SET_MAC_CONFIG_PACING_7DW_3TX   0x3
1777 #define I40E_AQ_SET_MAC_CONFIG_PACING_4DW_1TX   0x2
1778 #define I40E_AQ_SET_MAC_CONFIG_PACING_9DW_1TX   0x1
1779         u8      tx_timer_priority; /* bitmap */
1780         __le16  tx_timer_value;
1781         __le16  fc_refresh_threshold;
1782         u8      reserved[8];
1783 };
1784
1785 I40E_CHECK_CMD_LENGTH(i40e_aq_set_mac_config);
1786
1787 /* Restart Auto-Negotiation (direct 0x605) */
1788 struct i40e_aqc_set_link_restart_an {
1789         u8      command;
1790 #define I40E_AQ_PHY_RESTART_AN  0x02
1791 #define I40E_AQ_PHY_LINK_ENABLE 0x04
1792         u8      reserved[15];
1793 };
1794
1795 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_link_restart_an);
1796
1797 /* Get Link Status cmd & response data structure (direct 0x0607) */
1798 struct i40e_aqc_get_link_status {
1799         __le16  command_flags; /* only field set on command */
1800 #define I40E_AQ_LSE_MASK                0x3
1801 #define I40E_AQ_LSE_NOP                 0x0
1802 #define I40E_AQ_LSE_DISABLE             0x2
1803 #define I40E_AQ_LSE_ENABLE              0x3
1804 /* only response uses this flag */
1805 #define I40E_AQ_LSE_IS_ENABLED          0x1
1806         u8      phy_type;    /* i40e_aq_phy_type   */
1807         u8      link_speed;  /* i40e_aq_link_speed */
1808         u8      link_info;
1809 #define I40E_AQ_LINK_UP                 0x01    /* obsolete */
1810 #define I40E_AQ_LINK_UP_FUNCTION        0x01
1811 #define I40E_AQ_LINK_FAULT              0x02
1812 #define I40E_AQ_LINK_FAULT_TX           0x04
1813 #define I40E_AQ_LINK_FAULT_RX           0x08
1814 #define I40E_AQ_LINK_FAULT_REMOTE       0x10
1815 #define I40E_AQ_LINK_UP_PORT            0x20
1816 #define I40E_AQ_MEDIA_AVAILABLE         0x40
1817 #define I40E_AQ_SIGNAL_DETECT           0x80
1818         u8      an_info;
1819 #define I40E_AQ_AN_COMPLETED            0x01
1820 #define I40E_AQ_LP_AN_ABILITY           0x02
1821 #define I40E_AQ_PD_FAULT                0x04
1822 #define I40E_AQ_FEC_EN                  0x08
1823 #define I40E_AQ_PHY_LOW_POWER           0x10
1824 #define I40E_AQ_LINK_PAUSE_TX           0x20
1825 #define I40E_AQ_LINK_PAUSE_RX           0x40
1826 #define I40E_AQ_QUALIFIED_MODULE        0x80
1827         u8      ext_info;
1828 #define I40E_AQ_LINK_PHY_TEMP_ALARM     0x01
1829 #define I40E_AQ_LINK_XCESSIVE_ERRORS    0x02
1830 #define I40E_AQ_LINK_TX_SHIFT           0x02
1831 #define I40E_AQ_LINK_TX_MASK            (0x03 << I40E_AQ_LINK_TX_SHIFT)
1832 #define I40E_AQ_LINK_TX_ACTIVE          0x00
1833 #define I40E_AQ_LINK_TX_DRAINED         0x01
1834 #define I40E_AQ_LINK_TX_FLUSHED         0x03
1835 #define I40E_AQ_LINK_FORCED_40G         0x10
1836         u8      loopback; /* use defines from i40e_aqc_set_lb_mode */
1837         __le16  max_frame_size;
1838         u8      config;
1839 #define I40E_AQ_CONFIG_CRC_ENA          0x04
1840 #define I40E_AQ_CONFIG_PACING_MASK      0x78
1841         u8      external_power_ability;
1842 #define I40E_AQ_LINK_POWER_CLASS_1      0x00
1843 #define I40E_AQ_LINK_POWER_CLASS_2      0x01
1844 #define I40E_AQ_LINK_POWER_CLASS_3      0x02
1845 #define I40E_AQ_LINK_POWER_CLASS_4      0x03
1846         u8      reserved[4];
1847 };
1848
1849 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_link_status);
1850
1851 /* Set event mask command (direct 0x613) */
1852 struct i40e_aqc_set_phy_int_mask {
1853         u8      reserved[8];
1854         __le16  event_mask;
1855 #define I40E_AQ_EVENT_LINK_UPDOWN       0x0002
1856 #define I40E_AQ_EVENT_MEDIA_NA          0x0004
1857 #define I40E_AQ_EVENT_LINK_FAULT        0x0008
1858 #define I40E_AQ_EVENT_PHY_TEMP_ALARM    0x0010
1859 #define I40E_AQ_EVENT_EXCESSIVE_ERRORS  0x0020
1860 #define I40E_AQ_EVENT_SIGNAL_DETECT     0x0040
1861 #define I40E_AQ_EVENT_AN_COMPLETED      0x0080
1862 #define I40E_AQ_EVENT_MODULE_QUAL_FAIL  0x0100
1863 #define I40E_AQ_EVENT_PORT_TX_SUSPENDED 0x0200
1864         u8      reserved1[6];
1865 };
1866
1867 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_int_mask);
1868
1869 /* Get Local AN advt register (direct 0x0614)
1870  * Set Local AN advt register (direct 0x0615)
1871  * Get Link Partner AN advt register (direct 0x0616)
1872  */
1873 struct i40e_aqc_an_advt_reg {
1874         __le32  local_an_reg0;
1875         __le16  local_an_reg1;
1876         u8      reserved[10];
1877 };
1878
1879 I40E_CHECK_CMD_LENGTH(i40e_aqc_an_advt_reg);
1880
1881 /* Set Loopback mode (0x0618) */
1882 struct i40e_aqc_set_lb_mode {
1883         __le16  lb_mode;
1884 #define I40E_AQ_LB_PHY_LOCAL    0x01
1885 #define I40E_AQ_LB_PHY_REMOTE   0x02
1886 #define I40E_AQ_LB_MAC_LOCAL    0x04
1887         u8      reserved[14];
1888 };
1889
1890 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_lb_mode);
1891
1892 /* Set PHY Debug command (0x0622) */
1893 struct i40e_aqc_set_phy_debug {
1894         u8      command_flags;
1895 #define I40E_AQ_PHY_DEBUG_RESET_INTERNAL        0x02
1896 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT  2
1897 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_MASK   (0x03 << \
1898                                         I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT)
1899 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_NONE   0x00
1900 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_HARD   0x01
1901 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SOFT   0x02
1902 /* Disable link manageability on a single port */
1903 #define I40E_AQ_PHY_DEBUG_DISABLE_LINK_FW       0x10
1904 /* Disable link manageability on all ports needs both bits 4 and 5 */
1905 #define I40E_AQ_PHY_DEBUG_DISABLE_ALL_LINK_FW   0x20
1906         u8      reserved[15];
1907 };
1908
1909 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_debug);
1910
1911 enum i40e_aq_phy_reg_type {
1912         I40E_AQC_PHY_REG_INTERNAL       = 0x1,
1913         I40E_AQC_PHY_REG_EXERNAL_BASET  = 0x2,
1914         I40E_AQC_PHY_REG_EXERNAL_MODULE = 0x3
1915 };
1916
1917 /* Run PHY Activity (0x0626) */
1918 struct i40e_aqc_run_phy_activity {
1919         __le16  activity_id;
1920         u8      flags;
1921         u8      reserved1;
1922         __le32  control;
1923         __le32  data;
1924         u8      reserved2[4];
1925 };
1926
1927 I40E_CHECK_CMD_LENGTH(i40e_aqc_run_phy_activity);
1928
1929 /* NVM Read command (indirect 0x0701)
1930  * NVM Erase commands (direct 0x0702)
1931  * NVM Update commands (indirect 0x0703)
1932  */
1933 struct i40e_aqc_nvm_update {
1934         u8      command_flags;
1935 #define I40E_AQ_NVM_LAST_CMD    0x01
1936 #define I40E_AQ_NVM_FLASH_ONLY  0x80
1937         u8      module_pointer;
1938         __le16  length;
1939         __le32  offset;
1940         __le32  addr_high;
1941         __le32  addr_low;
1942 };
1943
1944 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_update);
1945
1946 /* NVM Config Read (indirect 0x0704) */
1947 struct i40e_aqc_nvm_config_read {
1948         __le16  cmd_flags;
1949 #define I40E_AQ_ANVM_SINGLE_OR_MULTIPLE_FEATURES_MASK   1
1950 #define I40E_AQ_ANVM_READ_SINGLE_FEATURE                0
1951 #define I40E_AQ_ANVM_READ_MULTIPLE_FEATURES             1
1952         __le16  element_count;
1953         __le16  element_id;     /* Feature/field ID */
1954         __le16  element_id_msw; /* MSWord of field ID */
1955         __le32  address_high;
1956         __le32  address_low;
1957 };
1958
1959 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_read);
1960
1961 /* NVM Config Write (indirect 0x0705) */
1962 struct i40e_aqc_nvm_config_write {
1963         __le16  cmd_flags;
1964         __le16  element_count;
1965         u8      reserved[4];
1966         __le32  address_high;
1967         __le32  address_low;
1968 };
1969
1970 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_write);
1971
1972 /* Used for 0x0704 as well as for 0x0705 commands */
1973 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT         1
1974 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_MASK \
1975                                 (1 << I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT)
1976 #define I40E_AQ_ANVM_FEATURE            0
1977 #define I40E_AQ_ANVM_IMMEDIATE_FIELD    (1 << FEATURE_OR_IMMEDIATE_SHIFT)
1978 struct i40e_aqc_nvm_config_data_feature {
1979         __le16 feature_id;
1980 #define I40E_AQ_ANVM_FEATURE_OPTION_OEM_ONLY            0x01
1981 #define I40E_AQ_ANVM_FEATURE_OPTION_DWORD_MAP           0x08
1982 #define I40E_AQ_ANVM_FEATURE_OPTION_POR_CSR             0x10
1983         __le16 feature_options;
1984         __le16 feature_selection;
1985 };
1986
1987 I40E_CHECK_STRUCT_LEN(0x6, i40e_aqc_nvm_config_data_feature);
1988
1989 struct i40e_aqc_nvm_config_data_immediate_field {
1990         __le32 field_id;
1991         __le32 field_value;
1992         __le16 field_options;
1993         __le16 reserved;
1994 };
1995
1996 I40E_CHECK_STRUCT_LEN(0xc, i40e_aqc_nvm_config_data_immediate_field);
1997
1998 /* OEM Post Update (indirect 0x0720)
1999  * no command data struct used
2000  */
2001 struct i40e_aqc_nvm_oem_post_update {
2002 #define I40E_AQ_NVM_OEM_POST_UPDATE_EXTERNAL_DATA       0x01
2003         u8 sel_data;
2004         u8 reserved[7];
2005 };
2006
2007 I40E_CHECK_STRUCT_LEN(0x8, i40e_aqc_nvm_oem_post_update);
2008
2009 struct i40e_aqc_nvm_oem_post_update_buffer {
2010         u8 str_len;
2011         u8 dev_addr;
2012         __le16 eeprom_addr;
2013         u8 data[36];
2014 };
2015
2016 I40E_CHECK_STRUCT_LEN(0x28, i40e_aqc_nvm_oem_post_update_buffer);
2017
2018 /* Thermal Sensor (indirect 0x0721)
2019  *     read or set thermal sensor configs and values
2020  *     takes a sensor and command specific data buffer, not detailed here
2021  */
2022 struct i40e_aqc_thermal_sensor {
2023         u8 sensor_action;
2024 #define I40E_AQ_THERMAL_SENSOR_READ_CONFIG      0
2025 #define I40E_AQ_THERMAL_SENSOR_SET_CONFIG       1
2026 #define I40E_AQ_THERMAL_SENSOR_READ_TEMP        2
2027         u8 reserved[7];
2028         __le32  addr_high;
2029         __le32  addr_low;
2030 };
2031
2032 I40E_CHECK_CMD_LENGTH(i40e_aqc_thermal_sensor);
2033
2034 /* Send to PF command (indirect 0x0801) id is only used by PF
2035  * Send to VF command (indirect 0x0802) id is only used by PF
2036  * Send to Peer PF command (indirect 0x0803)
2037  */
2038 struct i40e_aqc_pf_vf_message {
2039         __le32  id;
2040         u8      reserved[4];
2041         __le32  addr_high;
2042         __le32  addr_low;
2043 };
2044
2045 I40E_CHECK_CMD_LENGTH(i40e_aqc_pf_vf_message);
2046
2047 /* Alternate structure */
2048
2049 /* Direct write (direct 0x0900)
2050  * Direct read (direct 0x0902)
2051  */
2052 struct i40e_aqc_alternate_write {
2053         __le32 address0;
2054         __le32 data0;
2055         __le32 address1;
2056         __le32 data1;
2057 };
2058
2059 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write);
2060
2061 /* Indirect write (indirect 0x0901)
2062  * Indirect read (indirect 0x0903)
2063  */
2064
2065 struct i40e_aqc_alternate_ind_write {
2066         __le32 address;
2067         __le32 length;
2068         __le32 addr_high;
2069         __le32 addr_low;
2070 };
2071
2072 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_ind_write);
2073
2074 /* Done alternate write (direct 0x0904)
2075  * uses i40e_aq_desc
2076  */
2077 struct i40e_aqc_alternate_write_done {
2078         __le16  cmd_flags;
2079 #define I40E_AQ_ALTERNATE_MODE_BIOS_MASK        1
2080 #define I40E_AQ_ALTERNATE_MODE_BIOS_LEGACY      0
2081 #define I40E_AQ_ALTERNATE_MODE_BIOS_UEFI        1
2082 #define I40E_AQ_ALTERNATE_RESET_NEEDED          2
2083         u8      reserved[14];
2084 };
2085
2086 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write_done);
2087
2088 /* Set OEM mode (direct 0x0905) */
2089 struct i40e_aqc_alternate_set_mode {
2090         __le32  mode;
2091 #define I40E_AQ_ALTERNATE_MODE_NONE     0
2092 #define I40E_AQ_ALTERNATE_MODE_OEM      1
2093         u8      reserved[12];
2094 };
2095
2096 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_set_mode);
2097
2098 /* Clear port Alternate RAM (direct 0x0906) uses i40e_aq_desc */
2099
2100 /* async events 0x10xx */
2101
2102 /* Lan Queue Overflow Event (direct, 0x1001) */
2103 struct i40e_aqc_lan_overflow {
2104         __le32  prtdcb_rupto;
2105         __le32  otx_ctl;
2106         u8      reserved[8];
2107 };
2108
2109 I40E_CHECK_CMD_LENGTH(i40e_aqc_lan_overflow);
2110
2111 /* Get LLDP MIB (indirect 0x0A00) */
2112 struct i40e_aqc_lldp_get_mib {
2113         u8      type;
2114         u8      reserved1;
2115 #define I40E_AQ_LLDP_MIB_TYPE_MASK              0x3
2116 #define I40E_AQ_LLDP_MIB_LOCAL                  0x0
2117 #define I40E_AQ_LLDP_MIB_REMOTE                 0x1
2118 #define I40E_AQ_LLDP_MIB_LOCAL_AND_REMOTE       0x2
2119 #define I40E_AQ_LLDP_BRIDGE_TYPE_MASK           0xC
2120 #define I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT          0x2
2121 #define I40E_AQ_LLDP_BRIDGE_TYPE_NEAREST_BRIDGE 0x0
2122 #define I40E_AQ_LLDP_BRIDGE_TYPE_NON_TPMR       0x1
2123 #define I40E_AQ_LLDP_TX_SHIFT                   0x4
2124 #define I40E_AQ_LLDP_TX_MASK                    (0x03 << I40E_AQ_LLDP_TX_SHIFT)
2125 /* TX pause flags use I40E_AQ_LINK_TX_* above */
2126         __le16  local_len;
2127         __le16  remote_len;
2128         u8      reserved2[2];
2129         __le32  addr_high;
2130         __le32  addr_low;
2131 };
2132
2133 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_get_mib);
2134
2135 /* Configure LLDP MIB Change Event (direct 0x0A01)
2136  * also used for the event (with type in the command field)
2137  */
2138 struct i40e_aqc_lldp_update_mib {
2139         u8      command;
2140 #define I40E_AQ_LLDP_MIB_UPDATE_ENABLE  0x0
2141 #define I40E_AQ_LLDP_MIB_UPDATE_DISABLE 0x1
2142         u8      reserved[7];
2143         __le32  addr_high;
2144         __le32  addr_low;
2145 };
2146
2147 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_mib);
2148
2149 /* Add LLDP TLV (indirect 0x0A02)
2150  * Delete LLDP TLV (indirect 0x0A04)
2151  */
2152 struct i40e_aqc_lldp_add_tlv {
2153         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2154         u8      reserved1[1];
2155         __le16  len;
2156         u8      reserved2[4];
2157         __le32  addr_high;
2158         __le32  addr_low;
2159 };
2160
2161 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_add_tlv);
2162
2163 /* Update LLDP TLV (indirect 0x0A03) */
2164 struct i40e_aqc_lldp_update_tlv {
2165         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2166         u8      reserved;
2167         __le16  old_len;
2168         __le16  new_offset;
2169         __le16  new_len;
2170         __le32  addr_high;
2171         __le32  addr_low;
2172 };
2173
2174 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_tlv);
2175
2176 /* Stop LLDP (direct 0x0A05) */
2177 struct i40e_aqc_lldp_stop {
2178         u8      command;
2179 #define I40E_AQ_LLDP_AGENT_STOP         0x0
2180 #define I40E_AQ_LLDP_AGENT_SHUTDOWN     0x1
2181         u8      reserved[15];
2182 };
2183
2184 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop);
2185
2186 /* Start LLDP (direct 0x0A06) */
2187
2188 struct i40e_aqc_lldp_start {
2189         u8      command;
2190 #define I40E_AQ_LLDP_AGENT_START        0x1
2191         u8      reserved[15];
2192 };
2193
2194 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_start);
2195
2196 /* Get CEE DCBX Oper Config (0x0A07)
2197  * uses the generic descriptor struct
2198  * returns below as indirect response
2199  */
2200
2201 #define I40E_AQC_CEE_APP_FCOE_SHIFT     0x0
2202 #define I40E_AQC_CEE_APP_FCOE_MASK      (0x7 << I40E_AQC_CEE_APP_FCOE_SHIFT)
2203 #define I40E_AQC_CEE_APP_ISCSI_SHIFT    0x3
2204 #define I40E_AQC_CEE_APP_ISCSI_MASK     (0x7 << I40E_AQC_CEE_APP_ISCSI_SHIFT)
2205 #define I40E_AQC_CEE_APP_FIP_SHIFT      0x8
2206 #define I40E_AQC_CEE_APP_FIP_MASK       (0x7 << I40E_AQC_CEE_APP_FIP_SHIFT)
2207
2208 #define I40E_AQC_CEE_PG_STATUS_SHIFT    0x0
2209 #define I40E_AQC_CEE_PG_STATUS_MASK     (0x7 << I40E_AQC_CEE_PG_STATUS_SHIFT)
2210 #define I40E_AQC_CEE_PFC_STATUS_SHIFT   0x3
2211 #define I40E_AQC_CEE_PFC_STATUS_MASK    (0x7 << I40E_AQC_CEE_PFC_STATUS_SHIFT)
2212 #define I40E_AQC_CEE_APP_STATUS_SHIFT   0x8
2213 #define I40E_AQC_CEE_APP_STATUS_MASK    (0x7 << I40E_AQC_CEE_APP_STATUS_SHIFT)
2214 #define I40E_AQC_CEE_FCOE_STATUS_SHIFT  0x8
2215 #define I40E_AQC_CEE_FCOE_STATUS_MASK   (0x7 << I40E_AQC_CEE_FCOE_STATUS_SHIFT)
2216 #define I40E_AQC_CEE_ISCSI_STATUS_SHIFT 0xB
2217 #define I40E_AQC_CEE_ISCSI_STATUS_MASK  (0x7 << I40E_AQC_CEE_ISCSI_STATUS_SHIFT)
2218 #define I40E_AQC_CEE_FIP_STATUS_SHIFT   0x10
2219 #define I40E_AQC_CEE_FIP_STATUS_MASK    (0x7 << I40E_AQC_CEE_FIP_STATUS_SHIFT)
2220
2221 /* struct i40e_aqc_get_cee_dcb_cfg_v1_resp was originally defined with
2222  * word boundary layout issues, which the Linux compilers silently deal
2223  * with by adding padding, making the actual struct larger than designed.
2224  * However, the FW compiler for the NIC is less lenient and complains
2225  * about the struct.  Hence, the struct defined here has an extra byte in
2226  * fields reserved3 and reserved4 to directly acknowledge that padding,
2227  * and the new length is used in the length check macro.
2228  */
2229 struct i40e_aqc_get_cee_dcb_cfg_v1_resp {
2230         u8      reserved1;
2231         u8      oper_num_tc;
2232         u8      oper_prio_tc[4];
2233         u8      reserved2;
2234         u8      oper_tc_bw[8];
2235         u8      oper_pfc_en;
2236         u8      reserved3[2];
2237         __le16  oper_app_prio;
2238         u8      reserved4[2];
2239         __le16  tlv_status;
2240 };
2241
2242 I40E_CHECK_STRUCT_LEN(0x18, i40e_aqc_get_cee_dcb_cfg_v1_resp);
2243
2244 struct i40e_aqc_get_cee_dcb_cfg_resp {
2245         u8      oper_num_tc;
2246         u8      oper_prio_tc[4];
2247         u8      oper_tc_bw[8];
2248         u8      oper_pfc_en;
2249         __le16  oper_app_prio;
2250         __le32  tlv_status;
2251         u8      reserved[12];
2252 };
2253
2254 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_cee_dcb_cfg_resp);
2255
2256 /*      Set Local LLDP MIB (indirect 0x0A08)
2257  *      Used to replace the local MIB of a given LLDP agent. e.g. DCBx
2258  */
2259 struct i40e_aqc_lldp_set_local_mib {
2260 #define SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT        0
2261 #define SET_LOCAL_MIB_AC_TYPE_DCBX_MASK (1 << \
2262                                         SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT)
2263 #define SET_LOCAL_MIB_AC_TYPE_LOCAL_MIB 0x0
2264 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT    (1)
2265 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_MASK     (1 << \
2266                                 SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT)
2267 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS          0x1
2268         u8      type;
2269         u8      reserved0;
2270         __le16  length;
2271         u8      reserved1[4];
2272         __le32  address_high;
2273         __le32  address_low;
2274 };
2275
2276 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_set_local_mib);
2277
2278 struct i40e_aqc_lldp_set_local_mib_resp {
2279 #define SET_LOCAL_MIB_RESP_EVENT_TRIGGERED_MASK      0x01
2280         u8  status;
2281         u8  reserved[15];
2282 };
2283
2284 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_lldp_set_local_mib_resp);
2285
2286 /*      Stop/Start LLDP Agent (direct 0x0A09)
2287  *      Used for stopping/starting specific LLDP agent. e.g. DCBx
2288  */
2289 struct i40e_aqc_lldp_stop_start_specific_agent {
2290 #define I40E_AQC_START_SPECIFIC_AGENT_SHIFT     0
2291 #define I40E_AQC_START_SPECIFIC_AGENT_MASK \
2292                                 (1 << I40E_AQC_START_SPECIFIC_AGENT_SHIFT)
2293         u8      command;
2294         u8      reserved[15];
2295 };
2296
2297 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop_start_specific_agent);
2298
2299 /* Add Udp Tunnel command and completion (direct 0x0B00) */
2300 struct i40e_aqc_add_udp_tunnel {
2301         __le16  udp_port;
2302         u8      reserved0[3];
2303         u8      protocol_type;
2304 #define I40E_AQC_TUNNEL_TYPE_VXLAN      0x00
2305 #define I40E_AQC_TUNNEL_TYPE_NGE        0x01
2306 #define I40E_AQC_TUNNEL_TYPE_TEREDO     0x10
2307 #define I40E_AQC_TUNNEL_TYPE_VXLAN_GPE  0x11
2308         u8      reserved1[10];
2309 };
2310
2311 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel);
2312
2313 struct i40e_aqc_add_udp_tunnel_completion {
2314         __le16  udp_port;
2315         u8      filter_entry_index;
2316         u8      multiple_pfs;
2317 #define I40E_AQC_SINGLE_PF              0x0
2318 #define I40E_AQC_MULTIPLE_PFS           0x1
2319         u8      total_filters;
2320         u8      reserved[11];
2321 };
2322
2323 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel_completion);
2324
2325 /* remove UDP Tunnel command (0x0B01) */
2326 struct i40e_aqc_remove_udp_tunnel {
2327         u8      reserved[2];
2328         u8      index; /* 0 to 15 */
2329         u8      reserved2[13];
2330 };
2331
2332 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_udp_tunnel);
2333
2334 struct i40e_aqc_del_udp_tunnel_completion {
2335         __le16  udp_port;
2336         u8      index; /* 0 to 15 */
2337         u8      multiple_pfs;
2338         u8      total_filters_used;
2339         u8      reserved1[11];
2340 };
2341
2342 I40E_CHECK_CMD_LENGTH(i40e_aqc_del_udp_tunnel_completion);
2343 #ifdef X722_SUPPORT
2344
2345 struct i40e_aqc_get_set_rss_key {
2346 #define I40E_AQC_SET_RSS_KEY_VSI_VALID          (0x1 << 15)
2347 #define I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT       0
2348 #define I40E_AQC_SET_RSS_KEY_VSI_ID_MASK        (0x3FF << \
2349                                         I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT)
2350         __le16  vsi_id;
2351         u8      reserved[6];
2352         __le32  addr_high;
2353         __le32  addr_low;
2354 };
2355
2356 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_key);
2357
2358 struct i40e_aqc_get_set_rss_key_data {
2359         u8 standard_rss_key[0x28];
2360         u8 extended_hash_key[0xc];
2361 };
2362
2363 I40E_CHECK_STRUCT_LEN(0x34, i40e_aqc_get_set_rss_key_data);
2364
2365 struct  i40e_aqc_get_set_rss_lut {
2366 #define I40E_AQC_SET_RSS_LUT_VSI_VALID          (0x1 << 15)
2367 #define I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT       0
2368 #define I40E_AQC_SET_RSS_LUT_VSI_ID_MASK        (0x3FF << \
2369                                         I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT)
2370         __le16  vsi_id;
2371 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT   0
2372 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_MASK    (0x1 << \
2373                                         I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT)
2374
2375 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_VSI     0
2376 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_PF      1
2377         __le16  flags;
2378         u8      reserved[4];
2379         __le32  addr_high;
2380         __le32  addr_low;
2381 };
2382
2383 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_lut);
2384 #endif
2385
2386 /* tunnel key structure 0x0B10 */
2387
2388 struct i40e_aqc_tunnel_key_structure {
2389         u8      key1_off;
2390         u8      key2_off;
2391         u8      key1_len;  /* 0 to 15 */
2392         u8      key2_len;  /* 0 to 15 */
2393         u8      flags;
2394 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDE     0x01
2395 /* response flags */
2396 #define I40E_AQC_TUNNEL_KEY_STRUCT_SUCCESS      0x01
2397 #define I40E_AQC_TUNNEL_KEY_STRUCT_MODIFIED     0x02
2398 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDDEN   0x03
2399         u8      network_key_index;
2400 #define I40E_AQC_NETWORK_KEY_INDEX_VXLAN                0x0
2401 #define I40E_AQC_NETWORK_KEY_INDEX_NGE                  0x1
2402 #define I40E_AQC_NETWORK_KEY_INDEX_FLEX_MAC_IN_UDP      0x2
2403 #define I40E_AQC_NETWORK_KEY_INDEX_GRE                  0x3
2404         u8      reserved[10];
2405 };
2406
2407 I40E_CHECK_CMD_LENGTH(i40e_aqc_tunnel_key_structure);
2408
2409 /* OEM mode commands (direct 0xFE0x) */
2410 struct i40e_aqc_oem_param_change {
2411         __le32  param_type;
2412 #define I40E_AQ_OEM_PARAM_TYPE_PF_CTL   0
2413 #define I40E_AQ_OEM_PARAM_TYPE_BW_CTL   1
2414 #define I40E_AQ_OEM_PARAM_MAC           2
2415         __le32  param_value1;
2416         __le16  param_value2;
2417         u8      reserved[6];
2418 };
2419
2420 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_param_change);
2421
2422 struct i40e_aqc_oem_state_change {
2423         __le32  state;
2424 #define I40E_AQ_OEM_STATE_LINK_DOWN     0x0
2425 #define I40E_AQ_OEM_STATE_LINK_UP       0x1
2426         u8      reserved[12];
2427 };
2428
2429 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_state_change);
2430
2431 /* Initialize OCSD (0xFE02, direct) */
2432 struct i40e_aqc_opc_oem_ocsd_initialize {
2433         u8 type_status;
2434         u8 reserved1[3];
2435         __le32 ocsd_memory_block_addr_high;
2436         __le32 ocsd_memory_block_addr_low;
2437         __le32 requested_update_interval;
2438 };
2439
2440 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocsd_initialize);
2441
2442 /* Initialize OCBB  (0xFE03, direct) */
2443 struct i40e_aqc_opc_oem_ocbb_initialize {
2444         u8 type_status;
2445         u8 reserved1[3];
2446         __le32 ocbb_memory_block_addr_high;
2447         __le32 ocbb_memory_block_addr_low;
2448         u8 reserved2[4];
2449 };
2450
2451 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocbb_initialize);
2452
2453 /* debug commands */
2454
2455 /* get device id (0xFF00) uses the generic structure */
2456
2457 /* set test more (0xFF01, internal) */
2458
2459 struct i40e_acq_set_test_mode {
2460         u8      mode;
2461 #define I40E_AQ_TEST_PARTIAL    0
2462 #define I40E_AQ_TEST_FULL       1
2463 #define I40E_AQ_TEST_NVM        2
2464         u8      reserved[3];
2465         u8      command;
2466 #define I40E_AQ_TEST_OPEN       0
2467 #define I40E_AQ_TEST_CLOSE      1
2468 #define I40E_AQ_TEST_INC        2
2469         u8      reserved2[3];
2470         __le32  address_high;
2471         __le32  address_low;
2472 };
2473
2474 I40E_CHECK_CMD_LENGTH(i40e_acq_set_test_mode);
2475
2476 /* Debug Read Register command (0xFF03)
2477  * Debug Write Register command (0xFF04)
2478  */
2479 struct i40e_aqc_debug_reg_read_write {
2480         __le32 reserved;
2481         __le32 address;
2482         __le32 value_high;
2483         __le32 value_low;
2484 };
2485
2486 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_reg_read_write);
2487
2488 /* Scatter/gather Reg Read  (indirect 0xFF05)
2489  * Scatter/gather Reg Write (indirect 0xFF06)
2490  */
2491
2492 /* i40e_aq_desc is used for the command */
2493 struct i40e_aqc_debug_reg_sg_element_data {
2494         __le32 address;
2495         __le32 value;
2496 };
2497
2498 /* Debug Modify register (direct 0xFF07) */
2499 struct i40e_aqc_debug_modify_reg {
2500         __le32 address;
2501         __le32 value;
2502         __le32 clear_mask;
2503         __le32 set_mask;
2504 };
2505
2506 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_reg);
2507
2508 /* dump internal data (0xFF08, indirect) */
2509
2510 #define I40E_AQ_CLUSTER_ID_AUX          0
2511 #define I40E_AQ_CLUSTER_ID_SWITCH_FLU   1
2512 #define I40E_AQ_CLUSTER_ID_TXSCHED      2
2513 #define I40E_AQ_CLUSTER_ID_HMC          3
2514 #define I40E_AQ_CLUSTER_ID_MAC0         4
2515 #define I40E_AQ_CLUSTER_ID_MAC1         5
2516 #define I40E_AQ_CLUSTER_ID_MAC2         6
2517 #define I40E_AQ_CLUSTER_ID_MAC3         7
2518 #define I40E_AQ_CLUSTER_ID_DCB          8
2519 #define I40E_AQ_CLUSTER_ID_EMP_MEM      9
2520 #define I40E_AQ_CLUSTER_ID_PKT_BUF      10
2521 #define I40E_AQ_CLUSTER_ID_ALTRAM       11
2522
2523 struct i40e_aqc_debug_dump_internals {
2524         u8      cluster_id;
2525         u8      table_id;
2526         __le16  data_size;
2527         __le32  idx;
2528         __le32  address_high;
2529         __le32  address_low;
2530 };
2531
2532 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_dump_internals);
2533
2534 struct i40e_aqc_debug_modify_internals {
2535         u8      cluster_id;
2536         u8      cluster_specific_params[7];
2537         __le32  address_high;
2538         __le32  address_low;
2539 };
2540
2541 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_internals);
2542
2543 #endif /* _I40E_ADMINQ_CMD_H_ */