drivers/net/i40e/i40e_rxtx_vec_neon.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   Copyright(c) 2016, Linaro Limited
   6  *   All rights reserved.
   7  *
   8  *   Redistribution and use in source and binary forms, with or without
   9  *   modification, are permitted provided that the following conditions
  10  *   are met:
  11  *
  12  *     * Redistributions of source code must retain the above copyright
  13  *       notice, this list of conditions and the following disclaimer.
  14  *     * Redistributions in binary form must reproduce the above copyright
  15  *       notice, this list of conditions and the following disclaimer in
  16  *       the documentation and/or other materials provided with the
  17  *       distribution.
  18  *     * Neither the name of Intel Corporation nor the names of its
  19  *       contributors may be used to endorse or promote products derived
  20  *       from this software without specific prior written permission.
  21  *
  22  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  23  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  24  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  25  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  26  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  27  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  28  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  29  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  30  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  31  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  32  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  33  */
  34
  35 #include <stdint.h>
  36 #include <rte_ethdev_driver.h>
  37 #include <rte_malloc.h>
  38
  39 #include "base/i40e_prototype.h"
  40 #include "base/i40e_type.h"
  41 #include "i40e_ethdev.h"
  42 #include "i40e_rxtx.h"
  43 #include "i40e_rxtx_vec_common.h"
  44
  45 #include <arm_neon.h>
  46
  47 #pragma GCC diagnostic ignored "-Wcast-qual"
  48
  49 static inline void
  50 i40e_rxq_rearm(struct i40e_rx_queue *rxq)
  51 {
  52         int i;
  53         uint16_t rx_id;
  54         volatile union i40e_rx_desc *rxdp;
  55         struct i40e_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
  56         struct rte_mbuf *mb0, *mb1;
  57         uint64x2_t dma_addr0, dma_addr1;
  58         uint64x2_t zero = vdupq_n_u64(0);
  59         uint64_t paddr;
  60
  61         rxdp = rxq->rx_ring + rxq->rxrearm_start;
  62
  63         /* Pull 'n' more MBUFs into the software ring */
  64         if (unlikely(rte_mempool_get_bulk(rxq->mp,
  65                                           (void *)rxep,
  66                                           RTE_I40E_RXQ_REARM_THRESH) < 0)) {
  67                 if (rxq->rxrearm_nb + RTE_I40E_RXQ_REARM_THRESH >=
  68                     rxq->nb_rx_desc) {
  69                         for (i = 0; i < RTE_I40E_DESCS_PER_LOOP; i++) {
  70                                 rxep[i].mbuf = &rxq->fake_mbuf;
  71                                 vst1q_u64((uint64_t *)&rxdp[i].read, zero);
  72                         }
  73                 }
  74                 rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
  75                         RTE_I40E_RXQ_REARM_THRESH;
  76                 return;
  77         }
  78
  79         /* Initialize the mbufs in vector, process 2 mbufs in one loop */
  80         for (i = 0; i < RTE_I40E_RXQ_REARM_THRESH; i += 2, rxep += 2) {
  81                 mb0 = rxep[0].mbuf;
  82                 mb1 = rxep[1].mbuf;
  83
  84                 paddr = mb0->buf_iova + RTE_PKTMBUF_HEADROOM;
  85                 dma_addr0 = vdupq_n_u64(paddr);
  86
  87                 /* flush desc with pa dma_addr */
  88                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr0);
  89
  90                 paddr = mb1->buf_iova + RTE_PKTMBUF_HEADROOM;
  91                 dma_addr1 = vdupq_n_u64(paddr);
  92                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr1);
  93         }
  94
  95         rxq->rxrearm_start += RTE_I40E_RXQ_REARM_THRESH;
  96         if (rxq->rxrearm_start >= rxq->nb_rx_desc)
  97                 rxq->rxrearm_start = 0;
  98
  99         rxq->rxrearm_nb -= RTE_I40E_RXQ_REARM_THRESH;
 100
 101         rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
 102                              (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
 103
 104         /* Update the tail pointer on the NIC */
 105         I40E_PCI_REG_WRITE(rxq->qrx_tail, rx_id);
 106 }
 107
 108 static inline void
 109 desc_to_olflags_v(struct i40e_rx_queue *rxq, uint64x2_t descs[4],
 110                   struct rte_mbuf **rx_pkts)
 111 {
 112         uint32x4_t vlan0, vlan1, rss, l3_l4e;
 113         const uint64x2_t mbuf_init = {rxq->mbuf_initializer, 0};
 114         uint64x2_t rearm0, rearm1, rearm2, rearm3;
 115
 116         /* mask everything except RSS, flow director and VLAN flags
 117          * bit2 is for VLAN tag, bit11 for flow director indication
 118          * bit13:12 for RSS indication.
 119          */
 120         const uint32x4_t rss_vlan_msk = {
 121                         0x1c03804, 0x1c03804, 0x1c03804, 0x1c03804};
 122
 123         const uint32x4_t cksum_mask = {
 124                         PKT_RX_IP_CKSUM_GOOD | PKT_RX_IP_CKSUM_BAD |
 125                         PKT_RX_L4_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD |
 126                         PKT_RX_EIP_CKSUM_BAD,
 127                         PKT_RX_IP_CKSUM_GOOD | PKT_RX_IP_CKSUM_BAD |
 128                         PKT_RX_L4_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD |
 129                         PKT_RX_EIP_CKSUM_BAD,
 130                         PKT_RX_IP_CKSUM_GOOD | PKT_RX_IP_CKSUM_BAD |
 131                         PKT_RX_L4_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD |
 132                         PKT_RX_EIP_CKSUM_BAD,
 133                         PKT_RX_IP_CKSUM_GOOD | PKT_RX_IP_CKSUM_BAD |
 134                         PKT_RX_L4_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD |
 135                         PKT_RX_EIP_CKSUM_BAD};
 136
 137         /* map rss and vlan type to rss hash and vlan flag */
 138         const uint8x16_t vlan_flags = {
 139                         0, 0, 0, 0,
 140                         PKT_RX_VLAN | PKT_RX_VLAN_STRIPPED, 0, 0, 0,
 141                         0, 0, 0, 0,
 142                         0, 0, 0, 0};
 143
 144         const uint8x16_t rss_flags = {
 145                         0, PKT_RX_FDIR, 0, 0,
 146                         0, 0, PKT_RX_RSS_HASH, PKT_RX_RSS_HASH | PKT_RX_FDIR,
 147                         0, 0, 0, 0,
 148                         0, 0, 0, 0};
 149
 150         const uint8x16_t l3_l4e_flags = {
 151                         (PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD) >> 1,
 152                         PKT_RX_IP_CKSUM_BAD >> 1,
 153                         (PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD) >> 1,
 154                         (PKT_RX_L4_CKSUM_BAD | PKT_RX_IP_CKSUM_BAD) >> 1,
 155                         (PKT_RX_IP_CKSUM_GOOD | PKT_RX_EIP_CKSUM_BAD) >> 1,
 156                         (PKT_RX_EIP_CKSUM_BAD | PKT_RX_IP_CKSUM_BAD) >> 1,
 157                         (PKT_RX_IP_CKSUM_GOOD | PKT_RX_EIP_CKSUM_BAD |
 158                          PKT_RX_L4_CKSUM_BAD) >> 1,
 159                         (PKT_RX_EIP_CKSUM_BAD | PKT_RX_L4_CKSUM_BAD |
 160                          PKT_RX_IP_CKSUM_BAD) >> 1,
 161                         0, 0, 0, 0, 0, 0, 0, 0};
 162
 163         vlan0 = vzipq_u32(vreinterpretq_u32_u64(descs[0]),
 164                           vreinterpretq_u32_u64(descs[2])).val[1];
 165         vlan1 = vzipq_u32(vreinterpretq_u32_u64(descs[1]),
 166                           vreinterpretq_u32_u64(descs[3])).val[1];
 167         vlan0 = vzipq_u32(vlan0, vlan1).val[0];
 168
 169         vlan1 = vandq_u32(vlan0, rss_vlan_msk);
 170         vlan0 = vreinterpretq_u32_u8(vqtbl1q_u8(vlan_flags,
 171                                                 vreinterpretq_u8_u32(vlan1)));
 172
 173         rss = vshrq_n_u32(vlan1, 11);
 174         rss = vreinterpretq_u32_u8(vqtbl1q_u8(rss_flags,
 175                                               vreinterpretq_u8_u32(rss)));
 176
 177         l3_l4e = vshrq_n_u32(vlan1, 22);
 178         l3_l4e = vreinterpretq_u32_u8(vqtbl1q_u8(l3_l4e_flags,
 179                                               vreinterpretq_u8_u32(l3_l4e)));
 180         /* then we shift left 1 bit */
 181         l3_l4e = vshlq_n_u32(l3_l4e, 1);
 182         /* we need to mask out the reduntant bits */
 183         l3_l4e = vandq_u32(l3_l4e, cksum_mask);
 184
 185         vlan0 = vorrq_u32(vlan0, rss);
 186         vlan0 = vorrq_u32(vlan0, l3_l4e);
 187
 188         rearm0 = vsetq_lane_u64(vgetq_lane_u32(vlan0, 0), mbuf_init, 1);
 189         rearm1 = vsetq_lane_u64(vgetq_lane_u32(vlan0, 1), mbuf_init, 1);
 190         rearm2 = vsetq_lane_u64(vgetq_lane_u32(vlan0, 2), mbuf_init, 1);
 191         rearm3 = vsetq_lane_u64(vgetq_lane_u32(vlan0, 3), mbuf_init, 1);
 192
 193         vst1q_u64((uint64_t *)&rx_pkts[0]->rearm_data, rearm0);
 194         vst1q_u64((uint64_t *)&rx_pkts[1]->rearm_data, rearm1);
 195         vst1q_u64((uint64_t *)&rx_pkts[2]->rearm_data, rearm2);
 196         vst1q_u64((uint64_t *)&rx_pkts[3]->rearm_data, rearm3);
 197 }
 198
 199 #define PKTLEN_SHIFT     10
 200 #define I40E_UINT16_BIT (CHAR_BIT * sizeof(uint16_t))
 201
 202 static inline void
 203 desc_to_ptype_v(uint64x2_t descs[4], struct rte_mbuf **rx_pkts,
 204                 uint32_t *ptype_tbl)
 205 {
 206         int i;
 207         uint8_t ptype;
 208         uint8x16_t tmp;
 209
 210         for (i = 0; i < 4; i++) {
 211                 tmp = vreinterpretq_u8_u64(vshrq_n_u64(descs[i], 30));
 212                 ptype = vgetq_lane_u8(tmp, 8);
 213                 rx_pkts[i]->packet_type = ptype_tbl[ptype];
 214         }
 215
 216 }
 217
 218  /*
 219  * Notice:
 220  * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
 221  * - nb_pkts > RTE_I40E_VPMD_RX_BURST, only scan RTE_I40E_VPMD_RX_BURST
 222  *   numbers of DD bits
 223  */
 224 static inline uint16_t
 225 _recv_raw_pkts_vec(struct i40e_rx_queue *rxq, struct rte_mbuf **rx_pkts,
 226                    uint16_t nb_pkts, uint8_t *split_packet)
 227 {
 228         volatile union i40e_rx_desc *rxdp;
 229         struct i40e_rx_entry *sw_ring;
 230         uint16_t nb_pkts_recd;
 231         int pos;
 232         uint32_t *ptype_tbl = rxq->vsi->adapter->ptype_tbl;
 233
 234         /* mask to shuffle from desc. to mbuf */
 235         uint8x16_t shuf_msk = {
 236                 0xFF, 0xFF,   /* pkt_type set as unknown */
 237                 0xFF, 0xFF,   /* pkt_type set as unknown */
 238                 14, 15,       /* octet 15~14, low 16 bits pkt_len */
 239                 0xFF, 0xFF,   /* skip high 16 bits pkt_len, zero out */
 240                 14, 15,       /* octet 15~14, 16 bits data_len */
 241                 2, 3,         /* octet 2~3, low 16 bits vlan_macip */
 242                 4, 5, 6, 7    /* octet 4~7, 32bits rss */
 243                 };
 244
 245         uint8x16_t eop_check = {
 246                 0x02, 0x00, 0x02, 0x00,
 247                 0x02, 0x00, 0x02, 0x00,
 248                 0x00, 0x00, 0x00, 0x00,
 249                 0x00, 0x00, 0x00, 0x00
 250                 };
 251
 252         uint16x8_t crc_adjust = {
 253                 0, 0,         /* ignore pkt_type field */
 254                 rxq->crc_len, /* sub crc on pkt_len */
 255                 0,            /* ignore high-16bits of pkt_len */
 256                 rxq->crc_len, /* sub crc on data_len */
 257                 0, 0, 0       /* ignore non-length fields */
 258                 };
 259
 260         /* nb_pkts shall be less equal than RTE_I40E_MAX_RX_BURST */
 261         nb_pkts = RTE_MIN(nb_pkts, RTE_I40E_MAX_RX_BURST);
 262
 263         /* nb_pkts has to be floor-aligned to RTE_I40E_DESCS_PER_LOOP */
 264         nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, RTE_I40E_DESCS_PER_LOOP);
 265
 266         /* Just the act of getting into the function from the application is
 267          * going to cost about 7 cycles
 268          */
 269         rxdp = rxq->rx_ring + rxq->rx_tail;
 270
 271         rte_prefetch_non_temporal(rxdp);
 272
 273         /* See if we need to rearm the RX queue - gives the prefetch a bit
 274          * of time to act
 275          */
 276         if (rxq->rxrearm_nb > RTE_I40E_RXQ_REARM_THRESH)
 277                 i40e_rxq_rearm(rxq);
 278
 279         /* Before we start moving massive data around, check to see if
 280          * there is actually a packet available
 281          */
 282         if (!(rxdp->wb.qword1.status_error_len &
 283                         rte_cpu_to_le_32(1 << I40E_RX_DESC_STATUS_DD_SHIFT)))
 284                 return 0;
 285
 286         /* Cache is empty -> need to scan the buffer rings, but first move
 287          * the next 'n' mbufs into the cache
 288          */
 289         sw_ring = &rxq->sw_ring[rxq->rx_tail];
 290
 291         /* A. load 4 packet in one loop
 292          * [A*. mask out 4 unused dirty field in desc]
 293          * B. copy 4 mbuf point from swring to rx_pkts
 294          * C. calc the number of DD bits among the 4 packets
 295          * [C*. extract the end-of-packet bit, if requested]
 296          * D. fill info. from desc to mbuf
 297          */
 298
 299         for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
 300                         pos += RTE_I40E_DESCS_PER_LOOP,
 301                         rxdp += RTE_I40E_DESCS_PER_LOOP) {
 302                 uint64x2_t descs[RTE_I40E_DESCS_PER_LOOP];
 303                 uint8x16_t pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
 304                 uint16x8x2_t sterr_tmp1, sterr_tmp2;
 305                 uint64x2_t mbp1, mbp2;
 306                 uint16x8_t staterr;
 307                 uint16x8_t tmp;
 308                 uint64_t stat;
 309
 310                 int32x4_t len_shl = {0, 0, 0, PKTLEN_SHIFT};
 311
 312                 /* B.1 load 1 mbuf point */
 313                 mbp1 = vld1q_u64((uint64_t *)&sw_ring[pos]);
 314                 /* Read desc statuses backwards to avoid race condition */
 315                 /* A.1 load 4 pkts desc */
 316                 descs[3] =  vld1q_u64((uint64_t *)(rxdp + 3));
 317                 rte_rmb();
 318
 319                 /* B.2 copy 2 mbuf point into rx_pkts  */
 320                 vst1q_u64((uint64_t *)&rx_pkts[pos], mbp1);
 321
 322                 /* B.1 load 1 mbuf point */
 323                 mbp2 = vld1q_u64((uint64_t *)&sw_ring[pos + 2]);
 324
 325                 descs[2] =  vld1q_u64((uint64_t *)(rxdp + 2));
 326                 /* B.1 load 2 mbuf point */
 327                 descs[1] =  vld1q_u64((uint64_t *)(rxdp + 1));
 328                 descs[0] =  vld1q_u64((uint64_t *)(rxdp));
 329
 330                 /* B.2 copy 2 mbuf point into rx_pkts  */
 331                 vst1q_u64((uint64_t *)&rx_pkts[pos + 2], mbp2);
 332
 333                 if (split_packet) {
 334                         rte_mbuf_prefetch_part2(rx_pkts[pos]);
 335                         rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
 336                         rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
 337                         rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
 338                 }
 339
 340                 /* avoid compiler reorder optimization */
 341                 rte_compiler_barrier();
 342
 343                 /* pkt 3,4 shift the pktlen field to be 16-bit aligned*/
 344                 uint32x4_t len3 = vshlq_u32(vreinterpretq_u32_u64(descs[3]),
 345                                             len_shl);
 346                 descs[3] = vreinterpretq_u64_u32(len3);
 347                 uint32x4_t len2 = vshlq_u32(vreinterpretq_u32_u64(descs[2]),
 348                                             len_shl);
 349                 descs[2] = vreinterpretq_u64_u32(len2);
 350
 351                 /* D.1 pkt 3,4 convert format from desc to pktmbuf */
 352                 pkt_mb4 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[3]), shuf_msk);
 353                 pkt_mb3 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[2]), shuf_msk);
 354
 355                 /* C.1 4=>2 filter staterr info only */
 356                 sterr_tmp2 = vzipq_u16(vreinterpretq_u16_u64(descs[1]),
 357                                        vreinterpretq_u16_u64(descs[3]));
 358                 /* C.1 4=>2 filter staterr info only */
 359                 sterr_tmp1 = vzipq_u16(vreinterpretq_u16_u64(descs[0]),
 360                                        vreinterpretq_u16_u64(descs[2]));
 361
 362                 /* C.2 get 4 pkts staterr value  */
 363                 staterr = vzipq_u16(sterr_tmp1.val[1],
 364                                     sterr_tmp2.val[1]).val[0];
 365
 366                 desc_to_olflags_v(rxq, descs, &rx_pkts[pos]);
 367
 368                 /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
 369                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb4), crc_adjust);
 370                 pkt_mb4 = vreinterpretq_u8_u16(tmp);
 371                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb3), crc_adjust);
 372                 pkt_mb3 = vreinterpretq_u8_u16(tmp);
 373
 374                 /* pkt 1,2 shift the pktlen field to be 16-bit aligned*/
 375                 uint32x4_t len1 = vshlq_u32(vreinterpretq_u32_u64(descs[1]),
 376                                             len_shl);
 377                 descs[1] = vreinterpretq_u64_u32(len1);
 378                 uint32x4_t len0 = vshlq_u32(vreinterpretq_u32_u64(descs[0]),
 379                                             len_shl);
 380                 descs[0] = vreinterpretq_u64_u32(len0);
 381
 382                 /* D.1 pkt 1,2 convert format from desc to pktmbuf */
 383                 pkt_mb2 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[1]), shuf_msk);
 384                 pkt_mb1 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[0]), shuf_msk);
 385
 386                 /* D.3 copy final 3,4 data to rx_pkts */
 387                 vst1q_u8((void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
 388                                  pkt_mb4);
 389                 vst1q_u8((void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
 390                                  pkt_mb3);
 391
 392                 /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
 393                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb2), crc_adjust);
 394                 pkt_mb2 = vreinterpretq_u8_u16(tmp);
 395                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb1), crc_adjust);
 396                 pkt_mb1 = vreinterpretq_u8_u16(tmp);
 397
 398                 /* C* extract and record EOP bit */
 399                 if (split_packet) {
 400                         uint8x16_t eop_shuf_mask = {
 401                                         0x00, 0x02, 0x04, 0x06,
 402                                         0xFF, 0xFF, 0xFF, 0xFF,
 403                                         0xFF, 0xFF, 0xFF, 0xFF,
 404                                         0xFF, 0xFF, 0xFF, 0xFF};
 405                         uint8x16_t eop_bits;
 406
 407                         /* and with mask to extract bits, flipping 1-0 */
 408                         eop_bits = vmvnq_u8(vreinterpretq_u8_u16(staterr));
 409                         eop_bits = vandq_u8(eop_bits, eop_check);
 410                         /* the staterr values are not in order, as the count
 411                          * count of dd bits doesn't care. However, for end of
 412                          * packet tracking, we do care, so shuffle. This also
 413                          * compresses the 32-bit values to 8-bit
 414                          */
 415                         eop_bits = vqtbl1q_u8(eop_bits, eop_shuf_mask);
 416
 417                         /* store the resulting 32-bit value */
 418                         vst1q_lane_u32((uint32_t *)split_packet,
 419                                        vreinterpretq_u32_u8(eop_bits), 0);
 420                         split_packet += RTE_I40E_DESCS_PER_LOOP;
 421
 422                         /* zero-out next pointers */
 423                         rx_pkts[pos]->next = NULL;
 424                         rx_pkts[pos + 1]->next = NULL;
 425                         rx_pkts[pos + 2]->next = NULL;
 426                         rx_pkts[pos + 3]->next = NULL;
 427                 }
 428
 429                 staterr = vshlq_n_u16(staterr, I40E_UINT16_BIT - 1);
 430                 staterr = vreinterpretq_u16_s16(
 431                                 vshrq_n_s16(vreinterpretq_s16_u16(staterr),
 432                                             I40E_UINT16_BIT - 1));
 433                 stat = ~vgetq_lane_u64(vreinterpretq_u64_u16(staterr), 0);
 434
 435                 rte_prefetch_non_temporal(rxdp + RTE_I40E_DESCS_PER_LOOP);
 436
 437                 /* D.3 copy final 1,2 data to rx_pkts */
 438                 vst1q_u8((void *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
 439                          pkt_mb2);
 440                 vst1q_u8((void *)&rx_pkts[pos]->rx_descriptor_fields1,
 441                          pkt_mb1);
 442                 desc_to_ptype_v(descs, &rx_pkts[pos], ptype_tbl);
 443                 /* C.4 calc avaialbe number of desc */
 444                 if (unlikely(stat == 0)) {
 445                         nb_pkts_recd += RTE_I40E_DESCS_PER_LOOP;
 446                 } else {
 447                         nb_pkts_recd += __builtin_ctzl(stat) / I40E_UINT16_BIT;
 448                         break;
 449                 }
 450         }
 451
 452         /* Update our internal tail pointer */
 453         rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
 454         rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
 455         rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
 456
 457         return nb_pkts_recd;
 458 }
 459
 460  /*
 461  * Notice:
 462  * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
 463  * - nb_pkts > RTE_I40E_VPMD_RX_BURST, only scan RTE_I40E_VPMD_RX_BURST
 464  *   numbers of DD bits
 465  */
 466 uint16_t
 467 i40e_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 468                    uint16_t nb_pkts)
 469 {
 470         return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
 471 }
 472
 473  /* vPMD receive routine that reassembles scattered packets
 474  * Notice:
 475  * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
 476  * - nb_pkts > RTE_I40E_VPMD_RX_BURST, only scan RTE_I40E_VPMD_RX_BURST
 477  *   numbers of DD bits
 478  */
 479 uint16_t
 480 i40e_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 481                              uint16_t nb_pkts)
 482 {
 483
 484         struct i40e_rx_queue *rxq = rx_queue;
 485         uint8_t split_flags[RTE_I40E_VPMD_RX_BURST] = {0};
 486
 487         /* get some new buffers */
 488         uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
 489                         split_flags);
 490         if (nb_bufs == 0)
 491                 return 0;
 492
 493         /* happy day case, full burst + no packets to be joined */
 494         const uint64_t *split_fl64 = (uint64_t *)split_flags;
 495
 496         if (rxq->pkt_first_seg == NULL &&
 497                         split_fl64[0] == 0 && split_fl64[1] == 0 &&
 498                         split_fl64[2] == 0 && split_fl64[3] == 0)
 499                 return nb_bufs;
 500
 501         /* reassemble any packets that need reassembly*/
 502         unsigned i = 0;
 503
 504         if (rxq->pkt_first_seg == NULL) {
 505                 /* find the first split flag, and only reassemble then*/
 506                 while (i < nb_bufs && !split_flags[i])
 507                         i++;
 508                 if (i == nb_bufs)
 509                         return nb_bufs;
 510         }
 511         return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
 512                 &split_flags[i]);
 513 }
 514
 515 static inline void
 516 vtx1(volatile struct i40e_tx_desc *txdp,
 517                 struct rte_mbuf *pkt, uint64_t flags)
 518 {
 519         uint64_t high_qw = (I40E_TX_DESC_DTYPE_DATA |
 520                         ((uint64_t)flags  << I40E_TXD_QW1_CMD_SHIFT) |
 521                         ((uint64_t)pkt->data_len << I40E_TXD_QW1_TX_BUF_SZ_SHIFT));
 522
 523         uint64x2_t descriptor = {pkt->buf_iova + pkt->data_off, high_qw};
 524         vst1q_u64((uint64_t *)txdp, descriptor);
 525 }
 526
 527 static inline void
 528 vtx(volatile struct i40e_tx_desc *txdp,
 529                 struct rte_mbuf **pkt, uint16_t nb_pkts,  uint64_t flags)
 530 {
 531         int i;
 532
 533         for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
 534                 vtx1(txdp, *pkt, flags);
 535 }
 536
 537 uint16_t
 538 i40e_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
 539                           uint16_t nb_pkts)
 540 {
 541         struct i40e_tx_queue *txq = (struct i40e_tx_queue *)tx_queue;
 542         volatile struct i40e_tx_desc *txdp;
 543         struct i40e_tx_entry *txep;
 544         uint16_t n, nb_commit, tx_id;
 545         uint64_t flags = I40E_TD_CMD;
 546         uint64_t rs = I40E_TX_DESC_CMD_RS | I40E_TD_CMD;
 547         int i;
 548
 549         /* cross rx_thresh boundary is not allowed */
 550         nb_pkts = RTE_MIN(nb_pkts, txq->tx_rs_thresh);
 551
 552         if (txq->nb_tx_free < txq->tx_free_thresh)
 553                 i40e_tx_free_bufs(txq);
 554
 555         nb_commit = nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
 556         if (unlikely(nb_pkts == 0))
 557                 return 0;
 558
 559         tx_id = txq->tx_tail;
 560         txdp = &txq->tx_ring[tx_id];
 561         txep = &txq->sw_ring[tx_id];
 562
 563         txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
 564
 565         n = (uint16_t)(txq->nb_tx_desc - tx_id);
 566         if (nb_commit >= n) {
 567                 tx_backlog_entry(txep, tx_pkts, n);
 568
 569                 for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
 570                         vtx1(txdp, *tx_pkts, flags);
 571
 572                 vtx1(txdp, *tx_pkts++, rs);
 573
 574                 nb_commit = (uint16_t)(nb_commit - n);
 575
 576                 tx_id = 0;
 577                 txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
 578
 579                 /* avoid reach the end of ring */
 580                 txdp = &txq->tx_ring[tx_id];
 581                 txep = &txq->sw_ring[tx_id];
 582         }
 583
 584         tx_backlog_entry(txep, tx_pkts, nb_commit);
 585
 586         vtx(txdp, tx_pkts, nb_commit, flags);
 587
 588         tx_id = (uint16_t)(tx_id + nb_commit);
 589         if (tx_id > txq->tx_next_rs) {
 590                 txq->tx_ring[txq->tx_next_rs].cmd_type_offset_bsz |=
 591                         rte_cpu_to_le_64(((uint64_t)I40E_TX_DESC_CMD_RS) <<
 592                                                 I40E_TXD_QW1_CMD_SHIFT);
 593                 txq->tx_next_rs =
 594                         (uint16_t)(txq->tx_next_rs + txq->tx_rs_thresh);
 595         }
 596
 597         txq->tx_tail = tx_id;
 598
 599         I40E_PCI_REG_WRITE(txq->qtx_tail, txq->tx_tail);
 600
 601         return nb_pkts;
 602 }
 603
 604 void __attribute__((cold))
 605 i40e_rx_queue_release_mbufs_vec(struct i40e_rx_queue *rxq)
 606 {
 607         _i40e_rx_queue_release_mbufs_vec(rxq);
 608 }
 609
 610 int __attribute__((cold))
 611 i40e_rxq_vec_setup(struct i40e_rx_queue *rxq)
 612 {
 613         return i40e_rxq_vec_setup_default(rxq);
 614 }
 615
 616 int __attribute__((cold))
 617 i40e_txq_vec_setup(struct i40e_tx_queue __rte_unused *txq)
 618 {
 619         return 0;
 620 }
 621
 622 int __attribute__((cold))
 623 i40e_rx_vec_dev_conf_condition_check(struct rte_eth_dev *dev)
 624 {
 625         return i40e_rx_vec_dev_conf_condition_check_default(dev);
 626 }