drivers/net/ixgbe/ixgbe_rxtx_vec_neon.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stdint.h>
  35 #include <rte_ethdev.h>
  36 #include <rte_malloc.h>
  37
  38 #include "ixgbe_ethdev.h"
  39 #include "ixgbe_rxtx.h"
  40 #include "ixgbe_rxtx_vec_common.h"
  41
  42 #include <arm_neon.h>
  43
  44 #pragma GCC diagnostic ignored "-Wcast-qual"
  45
  46 static inline void
  47 ixgbe_rxq_rearm(struct ixgbe_rx_queue *rxq)
  48 {
  49         int i;
  50         uint16_t rx_id;
  51         volatile union ixgbe_adv_rx_desc *rxdp;
  52         struct ixgbe_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
  53         struct rte_mbuf *mb0, *mb1;
  54         uint64x2_t dma_addr0, dma_addr1;
  55         uint64x2_t zero = vdupq_n_u64(0);
  56         uint64_t paddr;
  57         uint8x8_t p;
  58
  59         rxdp = rxq->rx_ring + rxq->rxrearm_start;
  60
  61         /* Pull 'n' more MBUFs into the software ring */
  62         if (unlikely(rte_mempool_get_bulk(rxq->mb_pool,
  63                                           (void *)rxep,
  64                                           RTE_IXGBE_RXQ_REARM_THRESH) < 0)) {
  65                 if (rxq->rxrearm_nb + RTE_IXGBE_RXQ_REARM_THRESH >=
  66                     rxq->nb_rx_desc) {
  67                         for (i = 0; i < RTE_IXGBE_DESCS_PER_LOOP; i++) {
  68                                 rxep[i].mbuf = &rxq->fake_mbuf;
  69                                 vst1q_u64((uint64_t *)&rxdp[i].read,
  70                                           zero);
  71                         }
  72                 }
  73                 rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
  74                         RTE_IXGBE_RXQ_REARM_THRESH;
  75                 return;
  76         }
  77
  78         p = vld1_u8((uint8_t *)&rxq->mbuf_initializer);
  79
  80         /* Initialize the mbufs in vector, process 2 mbufs in one loop */
  81         for (i = 0; i < RTE_IXGBE_RXQ_REARM_THRESH; i += 2, rxep += 2) {
  82                 mb0 = rxep[0].mbuf;
  83                 mb1 = rxep[1].mbuf;
  84
  85                 /*
  86                  * Flush mbuf with pkt template.
  87                  * Data to be rearmed is 6 bytes long.
  88                  */
  89                 vst1_u8((uint8_t *)&mb0->rearm_data, p);
  90                 paddr = mb0->buf_iova + RTE_PKTMBUF_HEADROOM;
  91                 dma_addr0 = vsetq_lane_u64(paddr, zero, 0);
  92                 /* flush desc with pa dma_addr */
  93                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr0);
  94
  95                 vst1_u8((uint8_t *)&mb1->rearm_data, p);
  96                 paddr = mb1->buf_iova + RTE_PKTMBUF_HEADROOM;
  97                 dma_addr1 = vsetq_lane_u64(paddr, zero, 0);
  98                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr1);
  99         }
 100
 101         rxq->rxrearm_start += RTE_IXGBE_RXQ_REARM_THRESH;
 102         if (rxq->rxrearm_start >= rxq->nb_rx_desc)
 103                 rxq->rxrearm_start = 0;
 104
 105         rxq->rxrearm_nb -= RTE_IXGBE_RXQ_REARM_THRESH;
 106
 107         rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
 108                              (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
 109
 110         /* Update the tail pointer on the NIC */
 111         IXGBE_PCI_REG_WRITE(rxq->rdt_reg_addr, rx_id);
 112 }
 113
 114 #define VTAG_SHIFT     (3)
 115
 116 static inline void
 117 desc_to_olflags_v(uint8x16x2_t sterr_tmp1, uint8x16x2_t sterr_tmp2,
 118                   uint8x16_t staterr, struct rte_mbuf **rx_pkts)
 119 {
 120         uint8x16_t ptype;
 121         uint8x16_t vtag;
 122
 123         union {
 124                 uint8_t e[4];
 125                 uint32_t word;
 126         } vol;
 127
 128         const uint8x16_t pkttype_msk = {
 129                         PKT_RX_VLAN, PKT_RX_VLAN,
 130                         PKT_RX_VLAN, PKT_RX_VLAN,
 131                         0x00, 0x00, 0x00, 0x00,
 132                         0x00, 0x00, 0x00, 0x00,
 133                         0x00, 0x00, 0x00, 0x00};
 134
 135         const uint8x16_t rsstype_msk = {
 136                         0x0F, 0x0F, 0x0F, 0x0F,
 137                         0x00, 0x00, 0x00, 0x00,
 138                         0x00, 0x00, 0x00, 0x00,
 139                         0x00, 0x00, 0x00, 0x00};
 140
 141         const uint8x16_t rss_flags = {
 142                         0, PKT_RX_RSS_HASH, PKT_RX_RSS_HASH, PKT_RX_RSS_HASH,
 143                         0, PKT_RX_RSS_HASH, 0, PKT_RX_RSS_HASH,
 144                         PKT_RX_RSS_HASH, 0, 0, 0,
 145                         0, 0, 0, PKT_RX_FDIR};
 146
 147         ptype = vzipq_u8(sterr_tmp1.val[0], sterr_tmp2.val[0]).val[0];
 148         ptype = vandq_u8(ptype, rsstype_msk);
 149         ptype = vqtbl1q_u8(rss_flags, ptype);
 150
 151         vtag = vshrq_n_u8(staterr, VTAG_SHIFT);
 152         vtag = vandq_u8(vtag, pkttype_msk);
 153         vtag = vorrq_u8(ptype, vtag);
 154
 155         vol.word = vgetq_lane_u32(vreinterpretq_u32_u8(vtag), 0);
 156
 157         rx_pkts[0]->ol_flags = vol.e[0];
 158         rx_pkts[1]->ol_flags = vol.e[1];
 159         rx_pkts[2]->ol_flags = vol.e[2];
 160         rx_pkts[3]->ol_flags = vol.e[3];
 161 }
 162
 163 /*
 164  * vPMD raw receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 165  *
 166  * Notice:
 167  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 168  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 169  *   numbers of DD bit
 170  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 171  * - don't support ol_flags for rss and csum err
 172  */
 173
 174 #define IXGBE_VPMD_DESC_DD_MASK         0x01010101
 175 #define IXGBE_VPMD_DESC_EOP_MASK        0x02020202
 176
 177 static inline uint16_t
 178 _recv_raw_pkts_vec(struct ixgbe_rx_queue *rxq, struct rte_mbuf **rx_pkts,
 179                    uint16_t nb_pkts, uint8_t *split_packet)
 180 {
 181         volatile union ixgbe_adv_rx_desc *rxdp;
 182         struct ixgbe_rx_entry *sw_ring;
 183         uint16_t nb_pkts_recd;
 184         int pos;
 185         uint8x16_t shuf_msk = {
 186                 0xFF, 0xFF,
 187                 0xFF, 0xFF,  /* skip 32 bits pkt_type */
 188                 12, 13,      /* octet 12~13, low 16 bits pkt_len */
 189                 0xFF, 0xFF,  /* skip high 16 bits pkt_len, zero out */
 190                 12, 13,      /* octet 12~13, 16 bits data_len */
 191                 14, 15,      /* octet 14~15, low 16 bits vlan_macip */
 192                 4, 5, 6, 7  /* octet 4~7, 32bits rss */
 193                 };
 194         uint16x8_t crc_adjust = {0, 0, rxq->crc_len, 0,
 195                                  rxq->crc_len, 0, 0, 0};
 196
 197         /* nb_pkts shall be less equal than RTE_IXGBE_MAX_RX_BURST */
 198         nb_pkts = RTE_MIN(nb_pkts, RTE_IXGBE_MAX_RX_BURST);
 199
 200         /* nb_pkts has to be floor-aligned to RTE_IXGBE_DESCS_PER_LOOP */
 201         nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, RTE_IXGBE_DESCS_PER_LOOP);
 202
 203         /* Just the act of getting into the function from the application is
 204          * going to cost about 7 cycles
 205          */
 206         rxdp = rxq->rx_ring + rxq->rx_tail;
 207
 208         rte_prefetch_non_temporal(rxdp);
 209
 210         /* See if we need to rearm the RX queue - gives the prefetch a bit
 211          * of time to act
 212          */
 213         if (rxq->rxrearm_nb > RTE_IXGBE_RXQ_REARM_THRESH)
 214                 ixgbe_rxq_rearm(rxq);
 215
 216         /* Before we start moving massive data around, check to see if
 217          * there is actually a packet available
 218          */
 219         if (!(rxdp->wb.upper.status_error &
 220                                 rte_cpu_to_le_32(IXGBE_RXDADV_STAT_DD)))
 221                 return 0;
 222
 223         /* Cache is empty -> need to scan the buffer rings, but first move
 224          * the next 'n' mbufs into the cache
 225          */
 226         sw_ring = &rxq->sw_ring[rxq->rx_tail];
 227
 228         /* A. load 4 packet in one loop
 229          * B. copy 4 mbuf point from swring to rx_pkts
 230          * C. calc the number of DD bits among the 4 packets
 231          * [C*. extract the end-of-packet bit, if requested]
 232          * D. fill info. from desc to mbuf
 233          */
 234         for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
 235                         pos += RTE_IXGBE_DESCS_PER_LOOP,
 236                         rxdp += RTE_IXGBE_DESCS_PER_LOOP) {
 237                 uint64x2_t descs[RTE_IXGBE_DESCS_PER_LOOP];
 238                 uint8x16_t pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
 239                 uint8x16x2_t sterr_tmp1, sterr_tmp2;
 240                 uint64x2_t mbp1, mbp2;
 241                 uint8x16_t staterr;
 242                 uint16x8_t tmp;
 243                 uint32_t var = 0;
 244                 uint32_t stat;
 245
 246                 /* B.1 load 1 mbuf point */
 247                 mbp1 = vld1q_u64((uint64_t *)&sw_ring[pos]);
 248
 249                 /* B.2 copy 2 mbuf point into rx_pkts  */
 250                 vst1q_u64((uint64_t *)&rx_pkts[pos], mbp1);
 251
 252                 /* B.1 load 1 mbuf point */
 253                 mbp2 = vld1q_u64((uint64_t *)&sw_ring[pos + 2]);
 254
 255                 /* A. load 4 pkts descs */
 256                 descs[0] =  vld1q_u64((uint64_t *)(rxdp));
 257                 descs[1] =  vld1q_u64((uint64_t *)(rxdp + 1));
 258                 descs[2] =  vld1q_u64((uint64_t *)(rxdp + 2));
 259                 descs[3] =  vld1q_u64((uint64_t *)(rxdp + 3));
 260                 rte_smp_rmb();
 261
 262                 /* B.2 copy 2 mbuf point into rx_pkts  */
 263                 vst1q_u64((uint64_t *)&rx_pkts[pos + 2], mbp2);
 264
 265                 if (split_packet) {
 266                         rte_mbuf_prefetch_part2(rx_pkts[pos]);
 267                         rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
 268                         rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
 269                         rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
 270                 }
 271
 272                 /* D.1 pkt 3,4 convert format from desc to pktmbuf */
 273                 pkt_mb4 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[3]), shuf_msk);
 274                 pkt_mb3 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[2]), shuf_msk);
 275
 276                 /* D.1 pkt 1,2 convert format from desc to pktmbuf */
 277                 pkt_mb2 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[1]), shuf_msk);
 278                 pkt_mb1 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[0]), shuf_msk);
 279
 280                 /* C.1 4=>2 filter staterr info only */
 281                 sterr_tmp2 = vzipq_u8(vreinterpretq_u8_u64(descs[1]),
 282                                       vreinterpretq_u8_u64(descs[3]));
 283                 /* C.1 4=>2 filter staterr info only */
 284                 sterr_tmp1 = vzipq_u8(vreinterpretq_u8_u64(descs[0]),
 285                                       vreinterpretq_u8_u64(descs[2]));
 286
 287                 /* C.2 get 4 pkts staterr value  */
 288                 staterr = vzipq_u8(sterr_tmp1.val[1], sterr_tmp2.val[1]).val[0];
 289                 stat = vgetq_lane_u32(vreinterpretq_u32_u8(staterr), 0);
 290
 291                 /* set ol_flags with vlan packet type */
 292                 desc_to_olflags_v(sterr_tmp1, sterr_tmp2, staterr,
 293                                   &rx_pkts[pos]);
 294
 295                 /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
 296                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb4), crc_adjust);
 297                 pkt_mb4 = vreinterpretq_u8_u16(tmp);
 298                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb3), crc_adjust);
 299                 pkt_mb3 = vreinterpretq_u8_u16(tmp);
 300
 301                 /* D.3 copy final 3,4 data to rx_pkts */
 302                 vst1q_u8((void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
 303                          pkt_mb4);
 304                 vst1q_u8((void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
 305                          pkt_mb3);
 306
 307                 /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
 308                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb2), crc_adjust);
 309                 pkt_mb2 = vreinterpretq_u8_u16(tmp);
 310                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb1), crc_adjust);
 311                 pkt_mb1 = vreinterpretq_u8_u16(tmp);
 312
 313                 /* C* extract and record EOP bit */
 314                 if (split_packet) {
 315                         /* and with mask to extract bits, flipping 1-0 */
 316                         *(int *)split_packet = ~stat & IXGBE_VPMD_DESC_EOP_MASK;
 317
 318                         split_packet += RTE_IXGBE_DESCS_PER_LOOP;
 319                 }
 320
 321                 rte_prefetch_non_temporal(rxdp + RTE_IXGBE_DESCS_PER_LOOP);
 322
 323                 /* D.3 copy final 1,2 data to rx_pkts */
 324                 vst1q_u8((uint8_t *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
 325                          pkt_mb2);
 326                 vst1q_u8((uint8_t *)&rx_pkts[pos]->rx_descriptor_fields1,
 327                          pkt_mb1);
 328
 329                 stat &= IXGBE_VPMD_DESC_DD_MASK;
 330
 331                 /* C.4 calc avaialbe number of desc */
 332                 if (likely(stat != IXGBE_VPMD_DESC_DD_MASK)) {
 333                         while (stat & 0x01) {
 334                                 ++var;
 335                                 stat = stat >> 8;
 336                         }
 337                         nb_pkts_recd += var;
 338                         break;
 339                 } else {
 340                         nb_pkts_recd += RTE_IXGBE_DESCS_PER_LOOP;
 341                 }
 342         }
 343
 344         /* Update our internal tail pointer */
 345         rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
 346         rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
 347         rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
 348
 349         return nb_pkts_recd;
 350 }
 351
 352 /*
 353  * vPMD receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 354  *
 355  * Notice:
 356  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 357  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 358  *   numbers of DD bit
 359  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 360  * - don't support ol_flags for rss and csum err
 361  */
 362 uint16_t
 363 ixgbe_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 364                 uint16_t nb_pkts)
 365 {
 366         return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
 367 }
 368
 369 /*
 370  * vPMD receive routine that reassembles scattered packets
 371  *
 372  * Notice:
 373  * - don't support ol_flags for rss and csum err
 374  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 375  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 376  *   numbers of DD bit
 377  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 378  */
 379 uint16_t
 380 ixgbe_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 381                 uint16_t nb_pkts)
 382 {
 383         struct ixgbe_rx_queue *rxq = rx_queue;
 384         uint8_t split_flags[RTE_IXGBE_MAX_RX_BURST] = {0};
 385
 386         /* get some new buffers */
 387         uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
 388                         split_flags);
 389         if (nb_bufs == 0)
 390                 return 0;
 391
 392         /* happy day case, full burst + no packets to be joined */
 393         const uint64_t *split_fl64 = (uint64_t *)split_flags;
 394         if (rxq->pkt_first_seg == NULL &&
 395                         split_fl64[0] == 0 && split_fl64[1] == 0 &&
 396                         split_fl64[2] == 0 && split_fl64[3] == 0)
 397                 return nb_bufs;
 398
 399         /* reassemble any packets that need reassembly*/
 400         unsigned int i = 0;
 401         if (rxq->pkt_first_seg == NULL) {
 402                 /* find the first split flag, and only reassemble then*/
 403                 while (i < nb_bufs && !split_flags[i])
 404                         i++;
 405                 if (i == nb_bufs)
 406                         return nb_bufs;
 407         }
 408         return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
 409                 &split_flags[i]);
 410 }
 411
 412 static inline void
 413 vtx1(volatile union ixgbe_adv_tx_desc *txdp,
 414                 struct rte_mbuf *pkt, uint64_t flags)
 415 {
 416         uint64x2_t descriptor = {
 417                         pkt->buf_iova + pkt->data_off,
 418                         (uint64_t)pkt->pkt_len << 46 | flags | pkt->data_len};
 419
 420         vst1q_u64((uint64_t *)&txdp->read, descriptor);
 421 }
 422
 423 static inline void
 424 vtx(volatile union ixgbe_adv_tx_desc *txdp,
 425                 struct rte_mbuf **pkt, uint16_t nb_pkts,  uint64_t flags)
 426 {
 427         int i;
 428
 429         for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
 430                 vtx1(txdp, *pkt, flags);
 431 }
 432
 433 uint16_t
 434 ixgbe_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
 435                            uint16_t nb_pkts)
 436 {
 437         struct ixgbe_tx_queue *txq = (struct ixgbe_tx_queue *)tx_queue;
 438         volatile union ixgbe_adv_tx_desc *txdp;
 439         struct ixgbe_tx_entry_v *txep;
 440         uint16_t n, nb_commit, tx_id;
 441         uint64_t flags = DCMD_DTYP_FLAGS;
 442         uint64_t rs = IXGBE_ADVTXD_DCMD_RS | DCMD_DTYP_FLAGS;
 443         int i;
 444
 445         /* cross rx_thresh boundary is not allowed */
 446         nb_pkts = RTE_MIN(nb_pkts, txq->tx_rs_thresh);
 447
 448         if (txq->nb_tx_free < txq->tx_free_thresh)
 449                 ixgbe_tx_free_bufs(txq);
 450
 451         nb_commit = nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
 452         if (unlikely(nb_pkts == 0))
 453                 return 0;
 454
 455         tx_id = txq->tx_tail;
 456         txdp = &txq->tx_ring[tx_id];
 457         txep = &txq->sw_ring_v[tx_id];
 458
 459         txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
 460
 461         n = (uint16_t)(txq->nb_tx_desc - tx_id);
 462         if (nb_commit >= n) {
 463                 tx_backlog_entry(txep, tx_pkts, n);
 464
 465                 for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
 466                         vtx1(txdp, *tx_pkts, flags);
 467
 468                 vtx1(txdp, *tx_pkts++, rs);
 469
 470                 nb_commit = (uint16_t)(nb_commit - n);
 471
 472                 tx_id = 0;
 473                 txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
 474
 475                 /* avoid reach the end of ring */
 476                 txdp = &txq->tx_ring[tx_id];
 477                 txep = &txq->sw_ring_v[tx_id];
 478         }
 479
 480         tx_backlog_entry(txep, tx_pkts, nb_commit);
 481
 482         vtx(txdp, tx_pkts, nb_commit, flags);
 483
 484         tx_id = (uint16_t)(tx_id + nb_commit);
 485         if (tx_id > txq->tx_next_rs) {
 486                 txq->tx_ring[txq->tx_next_rs].read.cmd_type_len |=
 487                         rte_cpu_to_le_32(IXGBE_ADVTXD_DCMD_RS);
 488                 txq->tx_next_rs = (uint16_t)(txq->tx_next_rs +
 489                         txq->tx_rs_thresh);
 490         }
 491
 492         txq->tx_tail = tx_id;
 493
 494         IXGBE_PCI_REG_WRITE(txq->tdt_reg_addr, txq->tx_tail);
 495
 496         return nb_pkts;
 497 }
 498
 499 static void __attribute__((cold))
 500 ixgbe_tx_queue_release_mbufs_vec(struct ixgbe_tx_queue *txq)
 501 {
 502         _ixgbe_tx_queue_release_mbufs_vec(txq);
 503 }
 504
 505 void __attribute__((cold))
 506 ixgbe_rx_queue_release_mbufs_vec(struct ixgbe_rx_queue *rxq)
 507 {
 508         _ixgbe_rx_queue_release_mbufs_vec(rxq);
 509 }
 510
 511 static void __attribute__((cold))
 512 ixgbe_tx_free_swring(struct ixgbe_tx_queue *txq)
 513 {
 514         _ixgbe_tx_free_swring_vec(txq);
 515 }
 516
 517 static void __attribute__((cold))
 518 ixgbe_reset_tx_queue(struct ixgbe_tx_queue *txq)
 519 {
 520         _ixgbe_reset_tx_queue_vec(txq);
 521 }
 522
 523 static const struct ixgbe_txq_ops vec_txq_ops = {
 524         .release_mbufs = ixgbe_tx_queue_release_mbufs_vec,
 525         .free_swring = ixgbe_tx_free_swring,
 526         .reset = ixgbe_reset_tx_queue,
 527 };
 528
 529 int __attribute__((cold))
 530 ixgbe_rxq_vec_setup(struct ixgbe_rx_queue *rxq)
 531 {
 532         return ixgbe_rxq_vec_setup_default(rxq);
 533 }
 534
 535 int __attribute__((cold))
 536 ixgbe_txq_vec_setup(struct ixgbe_tx_queue *txq)
 537 {
 538         return ixgbe_txq_vec_setup_default(txq, &vec_txq_ops);
 539 }
 540
 541 int __attribute__((cold))
 542 ixgbe_rx_vec_dev_conf_condition_check(struct rte_eth_dev *dev)
 543 {
 544         struct rte_eth_rxmode *rxmode = &dev->data->dev_conf.rxmode;
 545
 546         /* no csum error report support */
 547         if (rxmode->hw_ip_checksum == 1)
 548                 return -1;
 549
 550         return ixgbe_rx_vec_dev_conf_condition_check_default(dev);
 551 }