drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39
  40 /* Verbs header. */
  41 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  42 #ifdef PEDANTIC
  43 #pragma GCC diagnostic ignored "-pedantic"
  44 #endif
  45 #include <infiniband/verbs.h>
  46 #include <infiniband/arch.h>
  47 #include <infiniband/mlx5_hw.h>
  48 #ifdef PEDANTIC
  49 #pragma GCC diagnostic error "-pedantic"
  50 #endif
  51
  52 /* DPDK headers don't like -pedantic. */
  53 #ifdef PEDANTIC
  54 #pragma GCC diagnostic ignored "-pedantic"
  55 #endif
  56 #include <rte_mbuf.h>
  57 #include <rte_malloc.h>
  58 #include <rte_ethdev.h>
  59 #include <rte_common.h>
  60 #ifdef PEDANTIC
  61 #pragma GCC diagnostic error "-pedantic"
  62 #endif
  63
  64 #include "mlx5.h"
  65 #include "mlx5_rxtx.h"
  66 #include "mlx5_utils.h"
  67 #include "mlx5_autoconf.h"
  68 #include "mlx5_defs.h"
  69
  70 /* Initialization data for hash RX queues. */
  71 const struct hash_rxq_init hash_rxq_init[] = {
  72         [HASH_RXQ_TCPV4] = {
  73                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  74                                 IBV_EXP_RX_HASH_DST_IPV4 |
  75                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  76                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  77                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  78                 .flow_priority = 0,
  79                 .flow_spec.tcp_udp = {
  80                         .type = IBV_EXP_FLOW_SPEC_TCP,
  81                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  82                 },
  83                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  84         },
  85         [HASH_RXQ_UDPV4] = {
  86                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  87                                 IBV_EXP_RX_HASH_DST_IPV4 |
  88                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  89                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  90                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  91                 .flow_priority = 0,
  92                 .flow_spec.tcp_udp = {
  93                         .type = IBV_EXP_FLOW_SPEC_UDP,
  94                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  95                 },
  96                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  97         },
  98         [HASH_RXQ_IPV4] = {
  99                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 100                                 IBV_EXP_RX_HASH_DST_IPV4),
 101                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 102                                 ETH_RSS_FRAG_IPV4),
 103                 .flow_priority = 1,
 104                 .flow_spec.ipv4 = {
 105                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 106                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 107                 },
 108                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 109         },
 110         [HASH_RXQ_TCPV6] = {
 111                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 112                                 IBV_EXP_RX_HASH_DST_IPV6 |
 113                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 114                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 115                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 116                 .flow_priority = 0,
 117                 .flow_spec.tcp_udp = {
 118                         .type = IBV_EXP_FLOW_SPEC_TCP,
 119                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 120                 },
 121                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 122         },
 123         [HASH_RXQ_UDPV6] = {
 124                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 125                                 IBV_EXP_RX_HASH_DST_IPV6 |
 126                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 127                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 128                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 129                 .flow_priority = 0,
 130                 .flow_spec.tcp_udp = {
 131                         .type = IBV_EXP_FLOW_SPEC_UDP,
 132                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 133                 },
 134                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 135         },
 136         [HASH_RXQ_IPV6] = {
 137                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 138                                 IBV_EXP_RX_HASH_DST_IPV6),
 139                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 140                                 ETH_RSS_FRAG_IPV6),
 141                 .flow_priority = 1,
 142                 .flow_spec.ipv6 = {
 143                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 144                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 145                 },
 146                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 147         },
 148         [HASH_RXQ_ETH] = {
 149                 .hash_fields = 0,
 150                 .dpdk_rss_hf = 0,
 151                 .flow_priority = 2,
 152                 .flow_spec.eth = {
 153                         .type = IBV_EXP_FLOW_SPEC_ETH,
 154                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 155                 },
 156                 .underlayer = NULL,
 157         },
 158 };
 159
 160 /* Number of entries in hash_rxq_init[]. */
 161 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 162
 163 /* Initialization data for hash RX queue indirection tables. */
 164 static const struct ind_table_init ind_table_init[] = {
 165         {
 166                 .max_size = -1u, /* Superseded by HW limitations. */
 167                 .hash_types =
 168                         1 << HASH_RXQ_TCPV4 |
 169                         1 << HASH_RXQ_UDPV4 |
 170                         1 << HASH_RXQ_IPV4 |
 171                         1 << HASH_RXQ_TCPV6 |
 172                         1 << HASH_RXQ_UDPV6 |
 173                         1 << HASH_RXQ_IPV6 |
 174                         0,
 175                 .hash_types_n = 6,
 176         },
 177         {
 178                 .max_size = 1,
 179                 .hash_types = 1 << HASH_RXQ_ETH,
 180                 .hash_types_n = 1,
 181         },
 182 };
 183
 184 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 185
 186 /* Default RSS hash key also used for ConnectX-3. */
 187 uint8_t rss_hash_default_key[] = {
 188         0x2c, 0xc6, 0x81, 0xd1,
 189         0x5b, 0xdb, 0xf4, 0xf7,
 190         0xfc, 0xa2, 0x83, 0x19,
 191         0xdb, 0x1a, 0x3e, 0x94,
 192         0x6b, 0x9e, 0x38, 0xd9,
 193         0x2c, 0x9c, 0x03, 0xd1,
 194         0xad, 0x99, 0x44, 0xa7,
 195         0xd9, 0x56, 0x3d, 0x59,
 196         0x06, 0x3c, 0x25, 0xf3,
 197         0xfc, 0x1f, 0xdc, 0x2a,
 198 };
 199
 200 /* Length of the default RSS hash key. */
 201 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 202
 203 /**
 204  * Populate flow steering rule for a given hash RX queue type using
 205  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 206  * flow_attr_size is not large enough, but the required size is still returned.
 207  *
 208  * @param priv
 209  *   Pointer to private structure.
 210  * @param[out] flow_attr
 211  *   Pointer to flow attribute structure to fill. Note that the allocated
 212  *   area must be larger and large enough to hold all flow specifications.
 213  * @param flow_attr_size
 214  *   Entire size of flow_attr and trailing room for flow specifications.
 215  * @param type
 216  *   Hash RX queue type to use for flow steering rule.
 217  *
 218  * @return
 219  *   Total size of the flow attribute buffer. No errors are defined.
 220  */
 221 size_t
 222 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 223                size_t flow_attr_size, enum hash_rxq_type type)
 224 {
 225         size_t offset = sizeof(*flow_attr);
 226         const struct hash_rxq_init *init = &hash_rxq_init[type];
 227
 228         assert(priv != NULL);
 229         assert((size_t)type < RTE_DIM(hash_rxq_init));
 230         do {
 231                 offset += init->flow_spec.hdr.size;
 232                 init = init->underlayer;
 233         } while (init != NULL);
 234         if (offset > flow_attr_size)
 235                 return offset;
 236         flow_attr_size = offset;
 237         init = &hash_rxq_init[type];
 238         *flow_attr = (struct ibv_exp_flow_attr){
 239                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 240                 /* Priorities < 3 are reserved for flow director. */
 241                 .priority = init->flow_priority + 3,
 242                 .num_of_specs = 0,
 243                 .port = priv->port,
 244                 .flags = 0,
 245         };
 246         do {
 247                 offset -= init->flow_spec.hdr.size;
 248                 memcpy((void *)((uintptr_t)flow_attr + offset),
 249                        &init->flow_spec,
 250                        init->flow_spec.hdr.size);
 251                 ++flow_attr->num_of_specs;
 252                 init = init->underlayer;
 253         } while (init != NULL);
 254         return flow_attr_size;
 255 }
 256
 257 /**
 258  * Convert hash type position in indirection table initializer to
 259  * hash RX queue type.
 260  *
 261  * @param table
 262  *   Indirection table initializer.
 263  * @param pos
 264  *   Hash type position.
 265  *
 266  * @return
 267  *   Hash RX queue type.
 268  */
 269 static enum hash_rxq_type
 270 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 271 {
 272         enum hash_rxq_type type = HASH_RXQ_TCPV4;
 273
 274         assert(pos < table->hash_types_n);
 275         do {
 276                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 277                         break;
 278                 ++type;
 279         } while (1);
 280         return type;
 281 }
 282
 283 /**
 284  * Filter out disabled hash RX queue types from ind_table_init[].
 285  *
 286  * @param priv
 287  *   Pointer to private structure.
 288  * @param[out] table
 289  *   Output table.
 290  *
 291  * @return
 292  *   Number of table entries.
 293  */
 294 static unsigned int
 295 priv_make_ind_table_init(struct priv *priv,
 296                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 297 {
 298         uint64_t rss_hf;
 299         unsigned int i;
 300         unsigned int j;
 301         unsigned int table_n = 0;
 302         /* Mandatory to receive frames not handled by normal hash RX queues. */
 303         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 304
 305         rss_hf = priv->rss_hf;
 306         /* Process other protocols only if more than one queue. */
 307         if (priv->rxqs_n > 1)
 308                 for (i = 0; (i != hash_rxq_init_n); ++i)
 309                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 310                                 hash_types_sup |= (1 << i);
 311
 312         /* Filter out entries whose protocols are not in the set. */
 313         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 314                 unsigned int nb;
 315                 unsigned int h;
 316
 317                 /* j is increased only if the table has valid protocols. */
 318                 assert(j <= i);
 319                 (*table)[j] = ind_table_init[i];
 320                 (*table)[j].hash_types &= hash_types_sup;
 321                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 322                         if (((*table)[j].hash_types >> h) & 0x1)
 323                                 ++nb;
 324                 (*table)[i].hash_types_n = nb;
 325                 if (nb) {
 326                         ++table_n;
 327                         ++j;
 328                 }
 329         }
 330         return table_n;
 331 }
 332
 333 /**
 334  * Initialize hash RX queues and indirection table.
 335  *
 336  * @param priv
 337  *   Pointer to private structure.
 338  *
 339  * @return
 340  *   0 on success, errno value on failure.
 341  */
 342 int
 343 priv_create_hash_rxqs(struct priv *priv)
 344 {
 345         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 346         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 347         unsigned int ind_tables_n =
 348                 priv_make_ind_table_init(priv, &ind_table_init);
 349         unsigned int hash_rxqs_n = 0;
 350         struct hash_rxq (*hash_rxqs)[] = NULL;
 351         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 352         unsigned int i;
 353         unsigned int j;
 354         unsigned int k;
 355         int err = 0;
 356
 357         assert(priv->ind_tables == NULL);
 358         assert(priv->ind_tables_n == 0);
 359         assert(priv->hash_rxqs == NULL);
 360         assert(priv->hash_rxqs_n == 0);
 361         assert(priv->pd != NULL);
 362         assert(priv->ctx != NULL);
 363         if (priv->rxqs_n == 0)
 364                 return EINVAL;
 365         assert(priv->rxqs != NULL);
 366         if (ind_tables_n == 0) {
 367                 ERROR("all hash RX queue types have been filtered out,"
 368                       " indirection table cannot be created");
 369                 return EINVAL;
 370         }
 371         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 372                 INFO("%u RX queues are configured, consider rounding this"
 373                      " number to the next power of two for better balancing",
 374                      priv->rxqs_n);
 375                 DEBUG("indirection table extended to assume %u WQs",
 376                       priv->reta_idx_n);
 377         }
 378         for (i = 0; (i != priv->reta_idx_n); ++i) {
 379                 struct rxq_ctrl *rxq_ctrl;
 380
 381                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 382                                         struct rxq_ctrl, rxq);
 383                 wqs[i] = rxq_ctrl->wq;
 384         }
 385         /* Get number of hash RX queues to configure. */
 386         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 387                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 388         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 389               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 390         /* Create indirection tables. */
 391         ind_tables = rte_calloc(__func__, ind_tables_n,
 392                                 sizeof((*ind_tables)[0]), 0);
 393         if (ind_tables == NULL) {
 394                 err = ENOMEM;
 395                 ERROR("cannot allocate indirection tables container: %s",
 396                       strerror(err));
 397                 goto error;
 398         }
 399         for (i = 0; (i != ind_tables_n); ++i) {
 400                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 401                         .pd = priv->pd,
 402                         .log_ind_tbl_size = 0, /* Set below. */
 403                         .ind_tbl = wqs,
 404                         .comp_mask = 0,
 405                 };
 406                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 407                 struct ibv_exp_rwq_ind_table *ind_table;
 408
 409                 if (priv->reta_idx_n < ind_tbl_size)
 410                         ind_tbl_size = priv->reta_idx_n;
 411                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 412                 errno = 0;
 413                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 414                                                          &ind_init_attr);
 415                 if (ind_table != NULL) {
 416                         (*ind_tables)[i] = ind_table;
 417                         continue;
 418                 }
 419                 /* Not clear whether errno is set. */
 420                 err = (errno ? errno : EINVAL);
 421                 ERROR("RX indirection table creation failed with error %d: %s",
 422                       err, strerror(err));
 423                 goto error;
 424         }
 425         /* Allocate array that holds hash RX queues and related data. */
 426         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 427                                sizeof((*hash_rxqs)[0]), 0);
 428         if (hash_rxqs == NULL) {
 429                 err = ENOMEM;
 430                 ERROR("cannot allocate hash RX queues container: %s",
 431                       strerror(err));
 432                 goto error;
 433         }
 434         for (i = 0, j = 0, k = 0;
 435              ((i != hash_rxqs_n) && (j != ind_tables_n));
 436              ++i) {
 437                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 438                 enum hash_rxq_type type =
 439                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 440                 struct rte_eth_rss_conf *priv_rss_conf =
 441                         (*priv->rss_conf)[type];
 442                 struct ibv_exp_rx_hash_conf hash_conf = {
 443                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 444                         .rx_hash_key_len = (priv_rss_conf ?
 445                                             priv_rss_conf->rss_key_len :
 446                                             rss_hash_default_key_len),
 447                         .rx_hash_key = (priv_rss_conf ?
 448                                         priv_rss_conf->rss_key :
 449                                         rss_hash_default_key),
 450                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 451                         .rwq_ind_tbl = (*ind_tables)[j],
 452                 };
 453                 struct ibv_exp_qp_init_attr qp_init_attr = {
 454                         .max_inl_recv = 0, /* Currently not supported. */
 455                         .qp_type = IBV_QPT_RAW_PACKET,
 456                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 457                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 458                         .pd = priv->pd,
 459                         .rx_hash_conf = &hash_conf,
 460                         .port_num = priv->port,
 461                 };
 462
 463                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 464                       j, i, type);
 465                 *hash_rxq = (struct hash_rxq){
 466                         .priv = priv,
 467                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 468                         .type = type,
 469                 };
 470                 if (hash_rxq->qp == NULL) {
 471                         err = (errno ? errno : EINVAL);
 472                         ERROR("Hash RX QP creation failure: %s",
 473                               strerror(err));
 474                         goto error;
 475                 }
 476                 if (++k < ind_table_init[j].hash_types_n)
 477                         continue;
 478                 /* Switch to the next indirection table and reset hash RX
 479                  * queue type array index. */
 480                 ++j;
 481                 k = 0;
 482         }
 483         priv->ind_tables = ind_tables;
 484         priv->ind_tables_n = ind_tables_n;
 485         priv->hash_rxqs = hash_rxqs;
 486         priv->hash_rxqs_n = hash_rxqs_n;
 487         assert(err == 0);
 488         return 0;
 489 error:
 490         if (hash_rxqs != NULL) {
 491                 for (i = 0; (i != hash_rxqs_n); ++i) {
 492                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 493
 494                         if (qp == NULL)
 495                                 continue;
 496                         claim_zero(ibv_destroy_qp(qp));
 497                 }
 498                 rte_free(hash_rxqs);
 499         }
 500         if (ind_tables != NULL) {
 501                 for (j = 0; (j != ind_tables_n); ++j) {
 502                         struct ibv_exp_rwq_ind_table *ind_table =
 503                                 (*ind_tables)[j];
 504
 505                         if (ind_table == NULL)
 506                                 continue;
 507                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 508                 }
 509                 rte_free(ind_tables);
 510         }
 511         return err;
 512 }
 513
 514 /**
 515  * Clean up hash RX queues and indirection table.
 516  *
 517  * @param priv
 518  *   Pointer to private structure.
 519  */
 520 void
 521 priv_destroy_hash_rxqs(struct priv *priv)
 522 {
 523         unsigned int i;
 524
 525         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 526         if (priv->hash_rxqs_n == 0) {
 527                 assert(priv->hash_rxqs == NULL);
 528                 assert(priv->ind_tables == NULL);
 529                 return;
 530         }
 531         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 532                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 533                 unsigned int j, k;
 534
 535                 assert(hash_rxq->priv == priv);
 536                 assert(hash_rxq->qp != NULL);
 537                 /* Also check that there are no remaining flows. */
 538                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 539                         for (k = 0;
 540                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 541                              ++k)
 542                                 assert(hash_rxq->special_flow[j][k] == NULL);
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 544                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 545                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 546                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 547         }
 548         priv->hash_rxqs_n = 0;
 549         rte_free(priv->hash_rxqs);
 550         priv->hash_rxqs = NULL;
 551         for (i = 0; (i != priv->ind_tables_n); ++i) {
 552                 struct ibv_exp_rwq_ind_table *ind_table =
 553                         (*priv->ind_tables)[i];
 554
 555                 assert(ind_table != NULL);
 556                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 557         }
 558         priv->ind_tables_n = 0;
 559         rte_free(priv->ind_tables);
 560         priv->ind_tables = NULL;
 561 }
 562
 563 /**
 564  * Check whether a given flow type is allowed.
 565  *
 566  * @param priv
 567  *   Pointer to private structure.
 568  * @param type
 569  *   Flow type to check.
 570  *
 571  * @return
 572  *   Nonzero if the given flow type is allowed.
 573  */
 574 int
 575 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 576 {
 577         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 578          * has been requested. */
 579         if (priv->promisc_req)
 580                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 581         switch (type) {
 582         case HASH_RXQ_FLOW_TYPE_PROMISC:
 583                 return !!priv->promisc_req;
 584         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 585                 return !!priv->allmulti_req;
 586         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 587         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 588                 /* If allmulti is enabled, broadcast and ipv6multi
 589                  * are unnecessary. */
 590                 return !priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_MAC:
 592                 return 1;
 593         default:
 594                 /* Unsupported flow type is not allowed. */
 595                 return 0;
 596         }
 597         return 0;
 598 }
 599
 600 /**
 601  * Automatically enable/disable flows according to configuration.
 602  *
 603  * @param priv
 604  *   Private structure.
 605  *
 606  * @return
 607  *   0 on success, errno value on failure.
 608  */
 609 int
 610 priv_rehash_flows(struct priv *priv)
 611 {
 612         enum hash_rxq_flow_type i;
 613
 614         for (i = HASH_RXQ_FLOW_TYPE_PROMISC;
 615                         i != RTE_DIM((*priv->hash_rxqs)[0].special_flow);
 616                         ++i)
 617                 if (!priv_allow_flow_type(priv, i)) {
 618                         priv_special_flow_disable(priv, i);
 619                 } else {
 620                         int ret = priv_special_flow_enable(priv, i);
 621
 622                         if (ret)
 623                                 return ret;
 624                 }
 625         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 626                 return priv_mac_addrs_enable(priv);
 627         priv_mac_addrs_disable(priv);
 628         return 0;
 629 }
 630
 631 /**
 632  * Allocate RX queue elements.
 633  *
 634  * @param rxq_ctrl
 635  *   Pointer to RX queue structure.
 636  * @param elts_n
 637  *   Number of elements to allocate.
 638  * @param[in] pool
 639  *   If not NULL, fetch buffers from this array instead of allocating them
 640  *   with rte_pktmbuf_alloc().
 641  *
 642  * @return
 643  *   0 on success, errno value on failure.
 644  */
 645 static int
 646 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n,
 647                struct rte_mbuf *(*pool)[])
 648 {
 649         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
 650         unsigned int i;
 651         int ret = 0;
 652
 653         /* Iterate on segments. */
 654         for (i = 0; (i != elts_n); ++i) {
 655                 struct rte_mbuf *buf;
 656                 volatile struct mlx5_wqe_data_seg *scat =
 657                         &(*rxq_ctrl->rxq.wqes)[i];
 658
 659                 if (pool != NULL) {
 660                         buf = (*pool)[i];
 661                         assert(buf != NULL);
 662                         rte_pktmbuf_reset(buf);
 663                         rte_pktmbuf_refcnt_update(buf, 1);
 664                 } else
 665                         buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 666                 if (buf == NULL) {
 667                         assert(pool == NULL);
 668                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 669                         ret = ENOMEM;
 670                         goto error;
 671                 }
 672                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 673                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 674                 /* Buffer is supposed to be empty. */
 675                 assert(rte_pktmbuf_data_len(buf) == 0);
 676                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 677                 assert(!buf->next);
 678                 /* Only the first segment keeps headroom. */
 679                 if (i % sges_n)
 680                         SET_DATA_OFF(buf, 0);
 681                 PORT(buf) = rxq_ctrl->rxq.port_id;
 682                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 683                 PKT_LEN(buf) = DATA_LEN(buf);
 684                 NB_SEGS(buf) = 1;
 685                 /* scat->addr must be able to store a pointer. */
 686                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 687                 *scat = (struct mlx5_wqe_data_seg){
 688                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 689                         .byte_count = htonl(DATA_LEN(buf)),
 690                         .lkey = htonl(rxq_ctrl->mr->lkey),
 691                 };
 692                 (*rxq_ctrl->rxq.elts)[i] = buf;
 693         }
 694         DEBUG("%p: allocated and configured %u segments (max %u packets)",
 695               (void *)rxq_ctrl, elts_n, elts_n / (1 << rxq_ctrl->rxq.sges_n));
 696         assert(ret == 0);
 697         return 0;
 698 error:
 699         assert(pool == NULL);
 700         elts_n = i;
 701         for (i = 0; (i != elts_n); ++i) {
 702                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 703                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 704                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 705         }
 706         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 707         assert(ret > 0);
 708         return ret;
 709 }
 710
 711 /**
 712  * Free RX queue elements.
 713  *
 714  * @param rxq_ctrl
 715  *   Pointer to RX queue structure.
 716  */
 717 static void
 718 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 719 {
 720         unsigned int i;
 721
 722         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 723         if (rxq_ctrl->rxq.elts == NULL)
 724                 return;
 725
 726         for (i = 0; (i != rxq_ctrl->rxq.elts_n); ++i) {
 727                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 728                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 729                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 730         }
 731 }
 732
 733 /**
 734  * Clean up a RX queue.
 735  *
 736  * Destroy objects, free allocated memory and reset the structure for reuse.
 737  *
 738  * @param rxq_ctrl
 739  *   Pointer to RX queue structure.
 740  */
 741 void
 742 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 743 {
 744         struct ibv_exp_release_intf_params params;
 745
 746         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 747         rxq_free_elts(rxq_ctrl);
 748         if (rxq_ctrl->if_wq != NULL) {
 749                 assert(rxq_ctrl->priv != NULL);
 750                 assert(rxq_ctrl->priv->ctx != NULL);
 751                 assert(rxq_ctrl->wq != NULL);
 752                 params = (struct ibv_exp_release_intf_params){
 753                         .comp_mask = 0,
 754                 };
 755                 claim_zero(ibv_exp_release_intf(rxq_ctrl->priv->ctx,
 756                                                 rxq_ctrl->if_wq,
 757                                                 &params));
 758         }
 759         if (rxq_ctrl->if_cq != NULL) {
 760                 assert(rxq_ctrl->priv != NULL);
 761                 assert(rxq_ctrl->priv->ctx != NULL);
 762                 assert(rxq_ctrl->cq != NULL);
 763                 params = (struct ibv_exp_release_intf_params){
 764                         .comp_mask = 0,
 765                 };
 766                 claim_zero(ibv_exp_release_intf(rxq_ctrl->priv->ctx,
 767                                                 rxq_ctrl->if_cq,
 768                                                 &params));
 769         }
 770         if (rxq_ctrl->wq != NULL)
 771                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 772         if (rxq_ctrl->cq != NULL)
 773                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 774         if (rxq_ctrl->rd != NULL) {
 775                 struct ibv_exp_destroy_res_domain_attr attr = {
 776                         .comp_mask = 0,
 777                 };
 778
 779                 assert(rxq_ctrl->priv != NULL);
 780                 assert(rxq_ctrl->priv->ctx != NULL);
 781                 claim_zero(ibv_exp_destroy_res_domain(rxq_ctrl->priv->ctx,
 782                                                       rxq_ctrl->rd,
 783                                                       &attr));
 784         }
 785         if (rxq_ctrl->mr != NULL)
 786                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 787         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 788 }
 789
 790 /**
 791  * Reconfigure RX queue buffers.
 792  *
 793  * rxq_rehash() does not allocate mbufs, which, if not done from the right
 794  * thread (such as a control thread), may corrupt the pool.
 795  * In case of failure, the queue is left untouched.
 796  *
 797  * @param dev
 798  *   Pointer to Ethernet device structure.
 799  * @param rxq_ctrl
 800  *   RX queue pointer.
 801  *
 802  * @return
 803  *   0 on success, errno value on failure.
 804  */
 805 int
 806 rxq_rehash(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl)
 807 {
 808         unsigned int elts_n = rxq_ctrl->rxq.elts_n;
 809         unsigned int i;
 810         struct ibv_exp_wq_attr mod;
 811         int err;
 812
 813         DEBUG("%p: rehashing queue %p with %u SGE(s) per packet",
 814               (void *)dev, (void *)rxq_ctrl, 1 << rxq_ctrl->rxq.sges_n);
 815         assert(!(elts_n % (1 << rxq_ctrl->rxq.sges_n)));
 816         /* From now on, any failure will render the queue unusable.
 817          * Reinitialize WQ. */
 818         mod = (struct ibv_exp_wq_attr){
 819                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
 820                 .wq_state = IBV_EXP_WQS_RESET,
 821         };
 822         err = ibv_exp_modify_wq(rxq_ctrl->wq, &mod);
 823         if (err) {
 824                 ERROR("%p: cannot reset WQ: %s", (void *)dev, strerror(err));
 825                 assert(err > 0);
 826                 return err;
 827         }
 828         /* Snatch mbufs from original queue. */
 829         claim_zero(rxq_alloc_elts(rxq_ctrl, elts_n, rxq_ctrl->rxq.elts));
 830         for (i = 0; i != elts_n; ++i) {
 831                 struct rte_mbuf *buf = (*rxq_ctrl->rxq.elts)[i];
 832
 833                 assert(rte_mbuf_refcnt_read(buf) == 2);
 834                 rte_pktmbuf_free_seg(buf);
 835         }
 836         /* Change queue state to ready. */
 837         mod = (struct ibv_exp_wq_attr){
 838                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
 839                 .wq_state = IBV_EXP_WQS_RDY,
 840         };
 841         err = ibv_exp_modify_wq(rxq_ctrl->wq, &mod);
 842         if (err) {
 843                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
 844                       (void *)dev, strerror(err));
 845                 goto error;
 846         }
 847         /* Update doorbell counter. */
 848         rxq_ctrl->rxq.rq_ci = elts_n >> rxq_ctrl->rxq.sges_n;
 849         rte_wmb();
 850         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
 851 error:
 852         assert(err >= 0);
 853         return err;
 854 }
 855
 856 /**
 857  * Initialize RX queue.
 858  *
 859  * @param tmpl
 860  *   Pointer to RX queue control template.
 861  *
 862  * @return
 863  *   0 on success, errno value on failure.
 864  */
 865 static inline int
 866 rxq_setup(struct rxq_ctrl *tmpl)
 867 {
 868         struct ibv_cq *ibcq = tmpl->cq;
 869         struct mlx5_cq *cq = to_mxxx(cq, cq);
 870         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 871         struct rte_mbuf *(*elts)[tmpl->rxq.elts_n] =
 872                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 873
 874         if (cq->cqe_sz != RTE_CACHE_LINE_SIZE) {
 875                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 876                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 877                 return EINVAL;
 878         }
 879         if (elts == NULL)
 880                 return ENOMEM;
 881         tmpl->rxq.rq_db = rwq->rq.db;
 882         tmpl->rxq.cqe_n = ibcq->cqe + 1;
 883         tmpl->rxq.cq_ci = 0;
 884         tmpl->rxq.rq_ci = 0;
 885         tmpl->rxq.cq_db = cq->dbrec;
 886         tmpl->rxq.wqes =
 887                 (volatile struct mlx5_wqe_data_seg (*)[])
 888                 (uintptr_t)rwq->rq.buff;
 889         tmpl->rxq.cqes =
 890                 (volatile struct mlx5_cqe (*)[])
 891                 (uintptr_t)cq->active_buf->buf;
 892         tmpl->rxq.elts = elts;
 893         return 0;
 894 }
 895
 896 /**
 897  * Configure a RX queue.
 898  *
 899  * @param dev
 900  *   Pointer to Ethernet device structure.
 901  * @param rxq_ctrl
 902  *   Pointer to RX queue structure.
 903  * @param desc
 904  *   Number of descriptors to configure in queue.
 905  * @param socket
 906  *   NUMA socket on which memory must be allocated.
 907  * @param[in] conf
 908  *   Thresholds parameters.
 909  * @param mp
 910  *   Memory pool for buffer allocations.
 911  *
 912  * @return
 913  *   0 on success, errno value on failure.
 914  */
 915 int
 916 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 917                uint16_t desc, unsigned int socket,
 918                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 919 {
 920         struct priv *priv = dev->data->dev_private;
 921         struct rxq_ctrl tmpl = {
 922                 .priv = priv,
 923                 .socket = socket,
 924                 .rxq = {
 925                         .elts_n = desc,
 926                         .mp = mp,
 927                 },
 928         };
 929         struct ibv_exp_wq_attr mod;
 930         union {
 931                 struct ibv_exp_query_intf_params params;
 932                 struct ibv_exp_cq_init_attr cq;
 933                 struct ibv_exp_res_domain_init_attr rd;
 934                 struct ibv_exp_wq_init_attr wq;
 935                 struct ibv_exp_cq_attr cq_attr;
 936         } attr;
 937         enum ibv_exp_query_intf_status status;
 938         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 939         unsigned int cqe_n = desc - 1;
 940         struct rte_mbuf *(*elts)[desc] = NULL;
 941         int ret = 0;
 942
 943         (void)conf; /* Thresholds configuration (ignored). */
 944         /* Enable scattered packets support for this queue if necessary. */
 945         assert(mb_len >= RTE_PKTMBUF_HEADROOM);
 946         if ((dev->data->dev_conf.rxmode.jumbo_frame) &&
 947             (dev->data->dev_conf.rxmode.max_rx_pkt_len >
 948              (mb_len - RTE_PKTMBUF_HEADROOM))) {
 949                 unsigned int size =
 950                         RTE_PKTMBUF_HEADROOM +
 951                         dev->data->dev_conf.rxmode.max_rx_pkt_len;
 952                 unsigned int sges_n;
 953
 954                 /*
 955                  * Determine the number of SGEs needed for a full packet
 956                  * and round it to the next power of two.
 957                  */
 958                 sges_n = log2above((size / mb_len) + !!(size % mb_len));
 959                 tmpl.rxq.sges_n = sges_n;
 960                 /* Make sure rxq.sges_n did not overflow. */
 961                 size = mb_len * (1 << tmpl.rxq.sges_n);
 962                 size -= RTE_PKTMBUF_HEADROOM;
 963                 if (size < dev->data->dev_conf.rxmode.max_rx_pkt_len) {
 964                         ERROR("%p: too many SGEs (%u) needed to handle"
 965                               " requested maximum packet size %u",
 966                               (void *)dev,
 967                               1 << sges_n,
 968                               dev->data->dev_conf.rxmode.max_rx_pkt_len);
 969                         return EOVERFLOW;
 970                 }
 971         }
 972         DEBUG("%p: maximum number of segments per packet: %u",
 973               (void *)dev, 1 << tmpl.rxq.sges_n);
 974         if (desc % (1 << tmpl.rxq.sges_n)) {
 975                 ERROR("%p: number of RX queue descriptors (%u) is not a"
 976                       " multiple of SGEs per packet (%u)",
 977                       (void *)dev,
 978                       desc,
 979                       1 << tmpl.rxq.sges_n);
 980                 return EINVAL;
 981         }
 982         /* Toggle RX checksum offload if hardware supports it. */
 983         if (priv->hw_csum)
 984                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 985         if (priv->hw_csum_l2tun)
 986                 tmpl.rxq.csum_l2tun =
 987                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 988         /* Use the entire RX mempool as the memory region. */
 989         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 990         if (tmpl.mr == NULL) {
 991                 ret = EINVAL;
 992                 ERROR("%p: MR creation failure: %s",
 993                       (void *)dev, strerror(ret));
 994                 goto error;
 995         }
 996         attr.rd = (struct ibv_exp_res_domain_init_attr){
 997                 .comp_mask = (IBV_EXP_RES_DOMAIN_THREAD_MODEL |
 998                               IBV_EXP_RES_DOMAIN_MSG_MODEL),
 999                 .thread_model = IBV_EXP_THREAD_SINGLE,
1000                 .msg_model = IBV_EXP_MSG_HIGH_BW,
1001         };
1002         tmpl.rd = ibv_exp_create_res_domain(priv->ctx, &attr.rd);
1003         if (tmpl.rd == NULL) {
1004                 ret = ENOMEM;
1005                 ERROR("%p: RD creation failure: %s",
1006                       (void *)dev, strerror(ret));
1007                 goto error;
1008         }
1009         attr.cq = (struct ibv_exp_cq_init_attr){
1010                 .comp_mask = IBV_EXP_CQ_INIT_ATTR_RES_DOMAIN,
1011                 .res_domain = tmpl.rd,
1012         };
1013         if (priv->cqe_comp) {
1014                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
1015                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
1016                 cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
1017         }
1018         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, NULL, 0,
1019                                     &attr.cq);
1020         if (tmpl.cq == NULL) {
1021                 ret = ENOMEM;
1022                 ERROR("%p: CQ creation failure: %s",
1023                       (void *)dev, strerror(ret));
1024                 goto error;
1025         }
1026         DEBUG("priv->device_attr.max_qp_wr is %d",
1027               priv->device_attr.max_qp_wr);
1028         DEBUG("priv->device_attr.max_sge is %d",
1029               priv->device_attr.max_sge);
1030         /* Configure VLAN stripping. */
1031         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
1032                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
1033         attr.wq = (struct ibv_exp_wq_init_attr){
1034                 .wq_context = NULL, /* Could be useful in the future. */
1035                 .wq_type = IBV_EXP_WQT_RQ,
1036                 /* Max number of outstanding WRs. */
1037                 .max_recv_wr = desc >> tmpl.rxq.sges_n,
1038                 /* Max number of scatter/gather elements in a WR. */
1039                 .max_recv_sge = 1 << tmpl.rxq.sges_n,
1040                 .pd = priv->pd,
1041                 .cq = tmpl.cq,
1042                 .comp_mask =
1043                         IBV_EXP_CREATE_WQ_RES_DOMAIN |
1044                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
1045                         0,
1046                 .res_domain = tmpl.rd,
1047                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
1048                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
1049                                   0),
1050         };
1051         /* By default, FCS (CRC) is stripped by hardware. */
1052         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
1053                 tmpl.rxq.crc_present = 0;
1054         } else if (priv->hw_fcs_strip) {
1055                 /* Ask HW/Verbs to leave CRC in place when supported. */
1056                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
1057                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1058                 tmpl.rxq.crc_present = 1;
1059         } else {
1060                 WARN("%p: CRC stripping has been disabled but will still"
1061                      " be performed by hardware, make sure MLNX_OFED and"
1062                      " firmware are up to date",
1063                      (void *)dev);
1064                 tmpl.rxq.crc_present = 0;
1065         }
1066         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1067               " incoming frames to hide it",
1068               (void *)dev,
1069               tmpl.rxq.crc_present ? "disabled" : "enabled",
1070               tmpl.rxq.crc_present << 2);
1071         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1072                 ; /* Nothing else to do. */
1073         else if (priv->hw_padding) {
1074                 INFO("%p: enabling packet padding on queue %p",
1075                      (void *)dev, (void *)rxq_ctrl);
1076                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1077                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1078         } else
1079                 WARN("%p: packet padding has been requested but is not"
1080                      " supported, make sure MLNX_OFED and firmware are"
1081                      " up to date",
1082                      (void *)dev);
1083
1084         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1085         if (tmpl.wq == NULL) {
1086                 ret = (errno ? errno : EINVAL);
1087                 ERROR("%p: WQ creation failure: %s",
1088                       (void *)dev, strerror(ret));
1089                 goto error;
1090         }
1091         /*
1092          * Make sure number of WRs*SGEs match expectations since a queue
1093          * cannot allocate more than "desc" buffers.
1094          */
1095         if (((int)attr.wq.max_recv_wr != (desc >> tmpl.rxq.sges_n)) ||
1096             ((int)attr.wq.max_recv_sge != (1 << tmpl.rxq.sges_n))) {
1097                 ERROR("%p: requested %u*%u but got %u*%u WRs*SGEs",
1098                       (void *)dev,
1099                       (desc >> tmpl.rxq.sges_n), (1 << tmpl.rxq.sges_n),
1100                       attr.wq.max_recv_wr, attr.wq.max_recv_sge);
1101                 ret = EINVAL;
1102                 goto error;
1103         }
1104         /* Save port ID. */
1105         tmpl.rxq.port_id = dev->data->port_id;
1106         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1107         attr.params = (struct ibv_exp_query_intf_params){
1108                 .intf_scope = IBV_EXP_INTF_GLOBAL,
1109                 .intf_version = 1,
1110                 .intf = IBV_EXP_INTF_CQ,
1111                 .obj = tmpl.cq,
1112         };
1113         tmpl.if_cq = ibv_exp_query_intf(priv->ctx, &attr.params, &status);
1114         if (tmpl.if_cq == NULL) {
1115                 ERROR("%p: CQ interface family query failed with status %d",
1116                       (void *)dev, status);
1117                 goto error;
1118         }
1119         attr.params = (struct ibv_exp_query_intf_params){
1120                 .intf_scope = IBV_EXP_INTF_GLOBAL,
1121                 .intf = IBV_EXP_INTF_WQ,
1122                 .obj = tmpl.wq,
1123         };
1124         tmpl.if_wq = ibv_exp_query_intf(priv->ctx, &attr.params, &status);
1125         if (tmpl.if_wq == NULL) {
1126                 ERROR("%p: WQ interface family query failed with status %d",
1127                       (void *)dev, status);
1128                 goto error;
1129         }
1130         /* Change queue state to ready. */
1131         mod = (struct ibv_exp_wq_attr){
1132                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1133                 .wq_state = IBV_EXP_WQS_RDY,
1134         };
1135         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1136         if (ret) {
1137                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1138                       (void *)dev, strerror(ret));
1139                 goto error;
1140         }
1141         ret = rxq_setup(&tmpl);
1142         if (ret) {
1143                 ERROR("%p: cannot initialize RX queue structure: %s",
1144                       (void *)dev, strerror(ret));
1145                 goto error;
1146         }
1147         /* Reuse buffers from original queue if possible. */
1148         if (rxq_ctrl->rxq.elts_n) {
1149                 assert(rxq_ctrl->rxq.elts_n == desc);
1150                 assert(rxq_ctrl->rxq.elts != tmpl.rxq.elts);
1151                 ret = rxq_alloc_elts(&tmpl, desc, rxq_ctrl->rxq.elts);
1152         } else
1153                 ret = rxq_alloc_elts(&tmpl, desc, NULL);
1154         if (ret) {
1155                 ERROR("%p: RXQ allocation failed: %s",
1156                       (void *)dev, strerror(ret));
1157                 goto error;
1158         }
1159         /* Clean up rxq in case we're reinitializing it. */
1160         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1161         rxq_cleanup(rxq_ctrl);
1162         /* Move mbuf pointers to dedicated storage area in RX queue. */
1163         elts = (void *)(rxq_ctrl + 1);
1164         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1165 #ifndef NDEBUG
1166         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1167 #endif
1168         rte_free(tmpl.rxq.elts);
1169         tmpl.rxq.elts = elts;
1170         *rxq_ctrl = tmpl;
1171         /* Update doorbell counter. */
1172         rxq_ctrl->rxq.rq_ci = desc >> rxq_ctrl->rxq.sges_n;
1173         rte_wmb();
1174         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1175         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1176         assert(ret == 0);
1177         return 0;
1178 error:
1179         elts = tmpl.rxq.elts;
1180         rxq_cleanup(&tmpl);
1181         rte_free(elts);
1182         assert(ret > 0);
1183         return ret;
1184 }
1185
1186 /**
1187  * DPDK callback to configure a RX queue.
1188  *
1189  * @param dev
1190  *   Pointer to Ethernet device structure.
1191  * @param idx
1192  *   RX queue index.
1193  * @param desc
1194  *   Number of descriptors to configure in queue.
1195  * @param socket
1196  *   NUMA socket on which memory must be allocated.
1197  * @param[in] conf
1198  *   Thresholds parameters.
1199  * @param mp
1200  *   Memory pool for buffer allocations.
1201  *
1202  * @return
1203  *   0 on success, negative errno value on failure.
1204  */
1205 int
1206 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1207                     unsigned int socket, const struct rte_eth_rxconf *conf,
1208                     struct rte_mempool *mp)
1209 {
1210         struct priv *priv = dev->data->dev_private;
1211         struct rxq *rxq = (*priv->rxqs)[idx];
1212         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1213         int ret;
1214
1215         if (mlx5_is_secondary())
1216                 return -E_RTE_SECONDARY;
1217
1218         priv_lock(priv);
1219         if (!rte_is_power_of_2(desc)) {
1220                 desc = 1 << log2above(desc);
1221                 WARN("%p: increased number of descriptors in RX queue %u"
1222                      " to the next power of two (%d)",
1223                      (void *)dev, idx, desc);
1224         }
1225         DEBUG("%p: configuring queue %u for %u descriptors",
1226               (void *)dev, idx, desc);
1227         if (idx >= priv->rxqs_n) {
1228                 ERROR("%p: queue index out of range (%u >= %u)",
1229                       (void *)dev, idx, priv->rxqs_n);
1230                 priv_unlock(priv);
1231                 return -EOVERFLOW;
1232         }
1233         if (rxq != NULL) {
1234                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1235                       (void *)dev, idx, (void *)rxq);
1236                 if (priv->started) {
1237                         priv_unlock(priv);
1238                         return -EEXIST;
1239                 }
1240                 (*priv->rxqs)[idx] = NULL;
1241                 rxq_cleanup(rxq_ctrl);
1242         } else {
1243                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1244                                              desc * sizeof(struct rte_mbuf *),
1245                                              0, socket);
1246                 if (rxq_ctrl == NULL) {
1247                         ERROR("%p: unable to allocate queue index %u",
1248                               (void *)dev, idx);
1249                         priv_unlock(priv);
1250                         return -ENOMEM;
1251                 }
1252         }
1253         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1254         if (ret)
1255                 rte_free(rxq_ctrl);
1256         else {
1257                 rxq_ctrl->rxq.stats.idx = idx;
1258                 DEBUG("%p: adding RX queue %p to list",
1259                       (void *)dev, (void *)rxq_ctrl);
1260                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1261                 /* Update receive callback. */
1262                 dev->rx_pkt_burst = mlx5_rx_burst;
1263         }
1264         priv_unlock(priv);
1265         return -ret;
1266 }
1267
1268 /**
1269  * DPDK callback to release a RX queue.
1270  *
1271  * @param dpdk_rxq
1272  *   Generic RX queue pointer.
1273  */
1274 void
1275 mlx5_rx_queue_release(void *dpdk_rxq)
1276 {
1277         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1278         struct rxq_ctrl *rxq_ctrl;
1279         struct priv *priv;
1280         unsigned int i;
1281
1282         if (mlx5_is_secondary())
1283                 return;
1284
1285         if (rxq == NULL)
1286                 return;
1287         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1288         priv = rxq_ctrl->priv;
1289         priv_lock(priv);
1290         for (i = 0; (i != priv->rxqs_n); ++i)
1291                 if ((*priv->rxqs)[i] == rxq) {
1292                         DEBUG("%p: removing RX queue %p from list",
1293                               (void *)priv->dev, (void *)rxq_ctrl);
1294                         (*priv->rxqs)[i] = NULL;
1295                         break;
1296                 }
1297         rxq_cleanup(rxq_ctrl);
1298         rte_free(rxq_ctrl);
1299         priv_unlock(priv);
1300 }
1301
1302 /**
1303  * DPDK callback for RX in secondary processes.
1304  *
1305  * This function configures all queues from primary process information
1306  * if necessary before reverting to the normal RX burst callback.
1307  *
1308  * @param dpdk_rxq
1309  *   Generic pointer to RX queue structure.
1310  * @param[out] pkts
1311  *   Array to store received packets.
1312  * @param pkts_n
1313  *   Maximum number of packets in array.
1314  *
1315  * @return
1316  *   Number of packets successfully received (<= pkts_n).
1317  */
1318 uint16_t
1319 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1320                               uint16_t pkts_n)
1321 {
1322         struct rxq *rxq = dpdk_rxq;
1323         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1324         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1325         struct priv *primary_priv;
1326         unsigned int index;
1327
1328         if (priv == NULL)
1329                 return 0;
1330         primary_priv =
1331                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1332         /* Look for queue index in both private structures. */
1333         for (index = 0; index != priv->rxqs_n; ++index)
1334                 if (((*primary_priv->rxqs)[index] == rxq) ||
1335                     ((*priv->rxqs)[index] == rxq))
1336                         break;
1337         if (index == priv->rxqs_n)
1338                 return 0;
1339         rxq = (*priv->rxqs)[index];
1340         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1341 }