drivers/net/mlx5/mlx5_rxtx_vec.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2017 6WIND S.A.
   3  * Copyright 2017 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_RXTX_VEC_H_
   7 #define RTE_PMD_MLX5_RXTX_VEC_H_
   8
   9 #include <rte_common.h>
  10 #include <rte_mbuf.h>
  11
  12 #include "mlx5_autoconf.h"
  13 #include "mlx5_prm.h"
  14
  15 /* HW checksum offload capabilities of vectorized Tx. */
  16 #define MLX5_VEC_TX_CKSUM_OFFLOAD_CAP \
  17         (DEV_TX_OFFLOAD_IPV4_CKSUM | \
  18          DEV_TX_OFFLOAD_UDP_CKSUM | \
  19          DEV_TX_OFFLOAD_TCP_CKSUM | \
  20          DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM)
  21
  22 /* HW offload capabilities of vectorized Tx. */
  23 #define MLX5_VEC_TX_OFFLOAD_CAP \
  24         (MLX5_VEC_TX_CKSUM_OFFLOAD_CAP | \
  25          DEV_TX_OFFLOAD_MATCH_METADATA | \
  26          DEV_TX_OFFLOAD_MULTI_SEGS)
  27
  28 /*
  29  * Compile time sanity check for vectorized functions.
  30  */
  31
  32 #define S_ASSERT_RTE_MBUF(s) \
  33         static_assert(s, "A field of struct rte_mbuf is changed")
  34 #define S_ASSERT_MLX5_CQE(s) \
  35         static_assert(s, "A field of struct mlx5_cqe is changed")
  36
  37 /* rxq_cq_decompress_v() */
  38 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, pkt_len) ==
  39                   offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
  40 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, data_len) ==
  41                   offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
  42 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, hash) ==
  43                   offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
  44
  45 /* rxq_cq_to_ptype_oflags_v() */
  46 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, ol_flags) ==
  47                   offsetof(struct rte_mbuf, rearm_data) + 8);
  48 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, rearm_data) ==
  49                   RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
  50
  51 /* rxq_burst_v() */
  52 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, pkt_len) ==
  53                   offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
  54 S_ASSERT_RTE_MBUF(offsetof(struct rte_mbuf, data_len) ==
  55                   offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
  56 #if (RTE_CACHE_LINE_SIZE == 128)
  57 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, pkt_info) == 64);
  58 #else
  59 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, pkt_info) == 0);
  60 #endif
  61 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, rx_hash_res) ==
  62                   offsetof(struct mlx5_cqe, pkt_info) + 12);
  63 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, rsvd1) +
  64                   sizeof(((struct mlx5_cqe *)0)->rsvd1) ==
  65                   offsetof(struct mlx5_cqe, hdr_type_etc));
  66 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, vlan_info) ==
  67                   offsetof(struct mlx5_cqe, hdr_type_etc) + 2);
  68 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, rsvd2) +
  69                   sizeof(((struct mlx5_cqe *)0)->rsvd2) ==
  70                   offsetof(struct mlx5_cqe, byte_cnt));
  71 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, sop_drop_qpn) ==
  72                   RTE_ALIGN(offsetof(struct mlx5_cqe, sop_drop_qpn), 8));
  73 S_ASSERT_MLX5_CQE(offsetof(struct mlx5_cqe, op_own) ==
  74                   offsetof(struct mlx5_cqe, sop_drop_qpn) + 7);
  75
  76 /**
  77  * Replenish buffers for RX in bulk.
  78  *
  79  * @param rxq
  80  *   Pointer to RX queue structure.
  81  * @param n
  82  *   Number of buffers to be replenished.
  83  */
  84 static inline void
  85 mlx5_rx_replenish_bulk_mbuf(struct mlx5_rxq_data *rxq, uint16_t n)
  86 {
  87         const uint16_t q_n = 1 << rxq->elts_n;
  88         const uint16_t q_mask = q_n - 1;
  89         uint16_t elts_idx = rxq->rq_ci & q_mask;
  90         struct rte_mbuf **elts = &(*rxq->elts)[elts_idx];
  91         volatile struct mlx5_wqe_data_seg *wq =
  92                 &((volatile struct mlx5_wqe_data_seg *)rxq->wqes)[elts_idx];
  93         unsigned int i;
  94
  95         assert(n >= MLX5_VPMD_RXQ_RPLNSH_THRESH(q_n));
  96         assert(n <= (uint16_t)(q_n - (rxq->rq_ci - rxq->rq_pi)));
  97         assert(MLX5_VPMD_RXQ_RPLNSH_THRESH(q_n) > MLX5_VPMD_DESCS_PER_LOOP);
  98         /* Not to cross queue end. */
  99         n = RTE_MIN(n - MLX5_VPMD_DESCS_PER_LOOP, q_n - elts_idx);
 100         if (rte_mempool_get_bulk(rxq->mp, (void *)elts, n) < 0) {
 101                 rxq->stats.rx_nombuf += n;
 102                 return;
 103         }
 104         for (i = 0; i < n; ++i) {
 105                 wq[i].addr = rte_cpu_to_be_64((uintptr_t)elts[i]->buf_addr +
 106                                               RTE_PKTMBUF_HEADROOM);
 107                 /* If there's only one MR, no need to replace LKey in WQE. */
 108                 if (unlikely(mlx5_mr_btree_len(&rxq->mr_ctrl.cache_bh) > 1))
 109                         wq[i].lkey = mlx5_rx_mb2mr(rxq, elts[i]);
 110         }
 111         rxq->rq_ci += n;
 112         /* Prevent overflowing into consumed mbufs. */
 113         elts_idx = rxq->rq_ci & q_mask;
 114         for (i = 0; i < MLX5_VPMD_DESCS_PER_LOOP; ++i)
 115                 (*rxq->elts)[elts_idx + i] = &rxq->fake_mbuf;
 116         rte_cio_wmb();
 117         *rxq->rq_db = rte_cpu_to_be_32(rxq->rq_ci);
 118 }
 119
 120 #endif /* RTE_PMD_MLX5_RXTX_VEC_H_ */