drivers/net/nfp/nfp_net.c

   1 /*
   2  * Copyright (c) 2014, 2015 Netronome Systems, Inc.
   3  * All rights reserved.
   4  *
   5  * Small portions derived from code Copyright(c) 2010-2015 Intel Corporation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  * 1. Redistributions of source code must retain the above copyright notice,
  11  *  this list of conditions and the following disclaimer.
  12  *
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *  notice, this list of conditions and the following disclaimer in the
  15  *  documentation and/or other materials provided with the distribution
  16  *
  17  * 3. Neither the name of the copyright holder nor the names of its
  18  *  contributors may be used to endorse or promote products derived from this
  19  *  software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 /*
  35  * vim:shiftwidth=8:noexpandtab
  36  *
  37  * @file dpdk/pmd/nfp_net.c
  38  *
  39  * Netronome vNIC DPDK Poll-Mode Driver: Main entry point
  40  */
  41
  42 #include <math.h>
  43
  44 #include <rte_byteorder.h>
  45 #include <rte_common.h>
  46 #include <rte_log.h>
  47 #include <rte_debug.h>
  48 #include <rte_ethdev.h>
  49 #include <rte_dev.h>
  50 #include <rte_ether.h>
  51 #include <rte_malloc.h>
  52 #include <rte_memzone.h>
  53 #include <rte_mempool.h>
  54 #include <rte_version.h>
  55 #include <rte_string_fns.h>
  56 #include <rte_alarm.h>
  57 #include <rte_spinlock.h>
  58
  59 #include "nfp_net_pmd.h"
  60 #include "nfp_net_logs.h"
  61 #include "nfp_net_ctrl.h"
  62
  63 /* Prototypes */
  64 static void nfp_net_close(struct rte_eth_dev *dev);
  65 static int nfp_net_configure(struct rte_eth_dev *dev);
  66 static void nfp_net_dev_interrupt_handler(struct rte_intr_handle *handle,
  67                                           void *param);
  68 static void nfp_net_dev_interrupt_delayed_handler(void *param);
  69 static int nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
  70 static void nfp_net_infos_get(struct rte_eth_dev *dev,
  71                               struct rte_eth_dev_info *dev_info);
  72 static int nfp_net_init(struct rte_eth_dev *eth_dev);
  73 static int nfp_net_link_update(struct rte_eth_dev *dev, int wait_to_complete);
  74 static void nfp_net_promisc_enable(struct rte_eth_dev *dev);
  75 static void nfp_net_promisc_disable(struct rte_eth_dev *dev);
  76 static int nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq);
  77 static uint32_t nfp_net_rx_queue_count(struct rte_eth_dev *dev,
  78                                        uint16_t queue_idx);
  79 static uint16_t nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
  80                                   uint16_t nb_pkts);
  81 static void nfp_net_rx_queue_release(void *rxq);
  82 static int nfp_net_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  83                                   uint16_t nb_desc, unsigned int socket_id,
  84                                   const struct rte_eth_rxconf *rx_conf,
  85                                   struct rte_mempool *mp);
  86 static int nfp_net_tx_free_bufs(struct nfp_net_txq *txq);
  87 static void nfp_net_tx_queue_release(void *txq);
  88 static int nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  89                                   uint16_t nb_desc, unsigned int socket_id,
  90                                   const struct rte_eth_txconf *tx_conf);
  91 static int nfp_net_start(struct rte_eth_dev *dev);
  92 static void nfp_net_stats_get(struct rte_eth_dev *dev,
  93                               struct rte_eth_stats *stats);
  94 static void nfp_net_stats_reset(struct rte_eth_dev *dev);
  95 static void nfp_net_stop(struct rte_eth_dev *dev);
  96 static uint16_t nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
  97                                   uint16_t nb_pkts);
  98
  99 /*
 100  * The offset of the queue controller queues in the PCIe Target. These
 101  * happen to be at the same offset on the NFP6000 and the NFP3200 so
 102  * we use a single macro here.
 103  */
 104 #define NFP_PCIE_QUEUE(_q)      (0x80000 + (0x800 * ((_q) & 0xff)))
 105
 106 /* Maximum value which can be added to a queue with one transaction */
 107 #define NFP_QCP_MAX_ADD 0x7f
 108
 109 #define RTE_MBUF_DMA_ADDR_DEFAULT(mb) \
 110         (uint64_t)((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM)
 111
 112 /* nfp_qcp_ptr - Read or Write Pointer of a queue */
 113 enum nfp_qcp_ptr {
 114         NFP_QCP_READ_PTR = 0,
 115         NFP_QCP_WRITE_PTR
 116 };
 117
 118 /*
 119  * nfp_qcp_ptr_add - Add the value to the selected pointer of a queue
 120  * @q: Base address for queue structure
 121  * @ptr: Add to the Read or Write pointer
 122  * @val: Value to add to the queue pointer
 123  *
 124  * If @val is greater than @NFP_QCP_MAX_ADD multiple writes are performed.
 125  */
 126 static inline void
 127 nfp_qcp_ptr_add(uint8_t *q, enum nfp_qcp_ptr ptr, uint32_t val)
 128 {
 129         uint32_t off;
 130
 131         if (ptr == NFP_QCP_READ_PTR)
 132                 off = NFP_QCP_QUEUE_ADD_RPTR;
 133         else
 134                 off = NFP_QCP_QUEUE_ADD_WPTR;
 135
 136         while (val > NFP_QCP_MAX_ADD) {
 137                 nn_writel(rte_cpu_to_le_32(NFP_QCP_MAX_ADD), q + off);
 138                 val -= NFP_QCP_MAX_ADD;
 139         }
 140
 141         nn_writel(rte_cpu_to_le_32(val), q + off);
 142 }
 143
 144 /*
 145  * nfp_qcp_read - Read the current Read/Write pointer value for a queue
 146  * @q:  Base address for queue structure
 147  * @ptr: Read or Write pointer
 148  */
 149 static inline uint32_t
 150 nfp_qcp_read(uint8_t *q, enum nfp_qcp_ptr ptr)
 151 {
 152         uint32_t off;
 153         uint32_t val;
 154
 155         if (ptr == NFP_QCP_READ_PTR)
 156                 off = NFP_QCP_QUEUE_STS_LO;
 157         else
 158                 off = NFP_QCP_QUEUE_STS_HI;
 159
 160         val = rte_cpu_to_le_32(nn_readl(q + off));
 161
 162         if (ptr == NFP_QCP_READ_PTR)
 163                 return val & NFP_QCP_QUEUE_STS_LO_READPTR_mask;
 164         else
 165                 return val & NFP_QCP_QUEUE_STS_HI_WRITEPTR_mask;
 166 }
 167
 168 /*
 169  * Functions to read/write from/to Config BAR
 170  * Performs any endian conversion necessary.
 171  */
 172 static inline uint8_t
 173 nn_cfg_readb(struct nfp_net_hw *hw, int off)
 174 {
 175         return nn_readb(hw->ctrl_bar + off);
 176 }
 177
 178 static inline void
 179 nn_cfg_writeb(struct nfp_net_hw *hw, int off, uint8_t val)
 180 {
 181         nn_writeb(val, hw->ctrl_bar + off);
 182 }
 183
 184 static inline uint32_t
 185 nn_cfg_readl(struct nfp_net_hw *hw, int off)
 186 {
 187         return rte_le_to_cpu_32(nn_readl(hw->ctrl_bar + off));
 188 }
 189
 190 static inline void
 191 nn_cfg_writel(struct nfp_net_hw *hw, int off, uint32_t val)
 192 {
 193         nn_writel(rte_cpu_to_le_32(val), hw->ctrl_bar + off);
 194 }
 195
 196 static inline uint64_t
 197 nn_cfg_readq(struct nfp_net_hw *hw, int off)
 198 {
 199         return rte_le_to_cpu_64(nn_readq(hw->ctrl_bar + off));
 200 }
 201
 202 static inline void
 203 nn_cfg_writeq(struct nfp_net_hw *hw, int off, uint64_t val)
 204 {
 205         nn_writeq(rte_cpu_to_le_64(val), hw->ctrl_bar + off);
 206 }
 207
 208 /* Creating memzone for hardware rings. */
 209 static const struct rte_memzone *
 210 ring_dma_zone_reserve(struct rte_eth_dev *dev, const char *ring_name,
 211                       uint16_t queue_id, uint32_t ring_size, int socket_id)
 212 {
 213         char z_name[RTE_MEMZONE_NAMESIZE];
 214         const struct rte_memzone *mz;
 215
 216         snprintf(z_name, sizeof(z_name), "%s_%s_%d_%d",
 217                  dev->driver->pci_drv.driver.name,
 218                  ring_name, dev->data->port_id, queue_id);
 219
 220         mz = rte_memzone_lookup(z_name);
 221         if (mz)
 222                 return mz;
 223
 224         return rte_memzone_reserve_aligned(z_name, ring_size, socket_id, 0,
 225                                            NFP_MEMZONE_ALIGN);
 226 }
 227
 228 /*
 229  * Atomically reads link status information from global structure rte_eth_dev.
 230  *
 231  * @param dev
 232  *   - Pointer to the structure rte_eth_dev to read from.
 233  *   - Pointer to the buffer to be saved with the link status.
 234  *
 235  * @return
 236  *   - On success, zero.
 237  *   - On failure, negative value.
 238  */
 239 static inline int
 240 nfp_net_dev_atomic_read_link_status(struct rte_eth_dev *dev,
 241                                     struct rte_eth_link *link)
 242 {
 243         struct rte_eth_link *dst = link;
 244         struct rte_eth_link *src = &dev->data->dev_link;
 245
 246         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 247                                 *(uint64_t *)src) == 0)
 248                 return -1;
 249
 250         return 0;
 251 }
 252
 253 /*
 254  * Atomically writes the link status information into global
 255  * structure rte_eth_dev.
 256  *
 257  * @param dev
 258  *   - Pointer to the structure rte_eth_dev to read from.
 259  *   - Pointer to the buffer to be saved with the link status.
 260  *
 261  * @return
 262  *   - On success, zero.
 263  *   - On failure, negative value.
 264  */
 265 static inline int
 266 nfp_net_dev_atomic_write_link_status(struct rte_eth_dev *dev,
 267                                      struct rte_eth_link *link)
 268 {
 269         struct rte_eth_link *dst = &dev->data->dev_link;
 270         struct rte_eth_link *src = link;
 271
 272         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 273                                 *(uint64_t *)src) == 0)
 274                 return -1;
 275
 276         return 0;
 277 }
 278
 279 static void
 280 nfp_net_rx_queue_release_mbufs(struct nfp_net_rxq *rxq)
 281 {
 282         unsigned i;
 283
 284         if (rxq->rxbufs == NULL)
 285                 return;
 286
 287         for (i = 0; i < rxq->rx_count; i++) {
 288                 if (rxq->rxbufs[i].mbuf) {
 289                         rte_pktmbuf_free_seg(rxq->rxbufs[i].mbuf);
 290                         rxq->rxbufs[i].mbuf = NULL;
 291                 }
 292         }
 293 }
 294
 295 static void
 296 nfp_net_rx_queue_release(void *rx_queue)
 297 {
 298         struct nfp_net_rxq *rxq = rx_queue;
 299
 300         if (rxq) {
 301                 nfp_net_rx_queue_release_mbufs(rxq);
 302                 rte_free(rxq->rxbufs);
 303                 rte_free(rxq);
 304         }
 305 }
 306
 307 static void
 308 nfp_net_reset_rx_queue(struct nfp_net_rxq *rxq)
 309 {
 310         nfp_net_rx_queue_release_mbufs(rxq);
 311         rxq->wr_p = 0;
 312         rxq->rd_p = 0;
 313         rxq->nb_rx_hold = 0;
 314 }
 315
 316 static void
 317 nfp_net_tx_queue_release_mbufs(struct nfp_net_txq *txq)
 318 {
 319         unsigned i;
 320
 321         if (txq->txbufs == NULL)
 322                 return;
 323
 324         for (i = 0; i < txq->tx_count; i++) {
 325                 if (txq->txbufs[i].mbuf) {
 326                         rte_pktmbuf_free(txq->txbufs[i].mbuf);
 327                         txq->txbufs[i].mbuf = NULL;
 328                 }
 329         }
 330 }
 331
 332 static void
 333 nfp_net_tx_queue_release(void *tx_queue)
 334 {
 335         struct nfp_net_txq *txq = tx_queue;
 336
 337         if (txq) {
 338                 nfp_net_tx_queue_release_mbufs(txq);
 339                 rte_free(txq->txbufs);
 340                 rte_free(txq);
 341         }
 342 }
 343
 344 static void
 345 nfp_net_reset_tx_queue(struct nfp_net_txq *txq)
 346 {
 347         nfp_net_tx_queue_release_mbufs(txq);
 348         txq->wr_p = 0;
 349         txq->rd_p = 0;
 350         txq->tail = 0;
 351         txq->qcp_rd_p = 0;
 352 }
 353
 354 static int
 355 __nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t update)
 356 {
 357         int cnt;
 358         uint32_t new;
 359         struct timespec wait;
 360
 361         PMD_DRV_LOG(DEBUG, "Writing to the configuration queue (%p)...\n",
 362                     hw->qcp_cfg);
 363
 364         if (hw->qcp_cfg == NULL)
 365                 rte_panic("Bad configuration queue pointer\n");
 366
 367         nfp_qcp_ptr_add(hw->qcp_cfg, NFP_QCP_WRITE_PTR, 1);
 368
 369         wait.tv_sec = 0;
 370         wait.tv_nsec = 1000000;
 371
 372         PMD_DRV_LOG(DEBUG, "Polling for update ack...\n");
 373
 374         /* Poll update field, waiting for NFP to ack the config */
 375         for (cnt = 0; ; cnt++) {
 376                 new = nn_cfg_readl(hw, NFP_NET_CFG_UPDATE);
 377                 if (new == 0)
 378                         break;
 379                 if (new & NFP_NET_CFG_UPDATE_ERR) {
 380                         PMD_INIT_LOG(ERR, "Reconfig error: 0x%08x\n", new);
 381                         return -1;
 382                 }
 383                 if (cnt >= NFP_NET_POLL_TIMEOUT) {
 384                         PMD_INIT_LOG(ERR, "Reconfig timeout for 0x%08x after"
 385                                           " %dms\n", update, cnt);
 386                         rte_panic("Exiting\n");
 387                 }
 388                 nanosleep(&wait, 0); /* waiting for a 1ms */
 389         }
 390         PMD_DRV_LOG(DEBUG, "Ack DONE\n");
 391         return 0;
 392 }
 393
 394 /*
 395  * Reconfigure the NIC
 396  * @nn:    device to reconfigure
 397  * @ctrl:    The value for the ctrl field in the BAR config
 398  * @update:  The value for the update field in the BAR config
 399  *
 400  * Write the update word to the BAR and ping the reconfig queue. Then poll
 401  * until the firmware has acknowledged the update by zeroing the update word.
 402  */
 403 static int
 404 nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t ctrl, uint32_t update)
 405 {
 406         uint32_t err;
 407
 408         PMD_DRV_LOG(DEBUG, "nfp_net_reconfig: ctrl=%08x update=%08x\n",
 409                     ctrl, update);
 410
 411         rte_spinlock_lock(&hw->reconfig_lock);
 412
 413         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, ctrl);
 414         nn_cfg_writel(hw, NFP_NET_CFG_UPDATE, update);
 415
 416         rte_wmb();
 417
 418         err = __nfp_net_reconfig(hw, update);
 419
 420         rte_spinlock_unlock(&hw->reconfig_lock);
 421
 422         if (!err)
 423                 return 0;
 424
 425         /*
 426          * Reconfig errors imply situations where they can be handled.
 427          * Otherwise, rte_panic is called inside __nfp_net_reconfig
 428          */
 429         PMD_INIT_LOG(ERR, "Error nfp_net reconfig for ctrl: %x update: %x\n",
 430                      ctrl, update);
 431         return -EIO;
 432 }
 433
 434 /*
 435  * Configure an Ethernet device. This function must be invoked first
 436  * before any other function in the Ethernet API. This function can
 437  * also be re-invoked when a device is in the stopped state.
 438  */
 439 static int
 440 nfp_net_configure(struct rte_eth_dev *dev)
 441 {
 442         struct rte_eth_conf *dev_conf;
 443         struct rte_eth_rxmode *rxmode;
 444         struct rte_eth_txmode *txmode;
 445         uint32_t new_ctrl = 0;
 446         uint32_t update = 0;
 447         struct nfp_net_hw *hw;
 448
 449         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 450
 451         /*
 452          * A DPDK app sends info about how many queues to use and how
 453          * those queues need to be configured. This is used by the
 454          * DPDK core and it makes sure no more queues than those
 455          * advertised by the driver are requested. This function is
 456          * called after that internal process
 457          */
 458
 459         PMD_INIT_LOG(DEBUG, "Configure\n");
 460
 461         dev_conf = &dev->data->dev_conf;
 462         rxmode = &dev_conf->rxmode;
 463         txmode = &dev_conf->txmode;
 464
 465         /* Checking TX mode */
 466         if (txmode->mq_mode) {
 467                 PMD_INIT_LOG(INFO, "TX mq_mode DCB and VMDq not supported\n");
 468                 return -EINVAL;
 469         }
 470
 471         /* Checking RX mode */
 472         if (rxmode->mq_mode & ETH_MQ_RX_RSS) {
 473                 if (hw->cap & NFP_NET_CFG_CTRL_RSS) {
 474                         update = NFP_NET_CFG_UPDATE_RSS;
 475                         new_ctrl = NFP_NET_CFG_CTRL_RSS;
 476                 } else {
 477                         PMD_INIT_LOG(INFO, "RSS not supported\n");
 478                         return -EINVAL;
 479                 }
 480         }
 481
 482         if (rxmode->split_hdr_size) {
 483                 PMD_INIT_LOG(INFO, "rxmode does not support split header\n");
 484                 return -EINVAL;
 485         }
 486
 487         if (rxmode->hw_ip_checksum) {
 488                 if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM) {
 489                         new_ctrl |= NFP_NET_CFG_CTRL_RXCSUM;
 490                 } else {
 491                         PMD_INIT_LOG(INFO, "RXCSUM not supported\n");
 492                         return -EINVAL;
 493                 }
 494         }
 495
 496         if (rxmode->hw_vlan_filter) {
 497                 PMD_INIT_LOG(INFO, "VLAN filter not supported\n");
 498                 return -EINVAL;
 499         }
 500
 501         if (rxmode->hw_vlan_strip) {
 502                 if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN) {
 503                         new_ctrl |= NFP_NET_CFG_CTRL_RXVLAN;
 504                 } else {
 505                         PMD_INIT_LOG(INFO, "hw vlan strip not supported\n");
 506                         return -EINVAL;
 507                 }
 508         }
 509
 510         if (rxmode->hw_vlan_extend) {
 511                 PMD_INIT_LOG(INFO, "VLAN extended not supported\n");
 512                 return -EINVAL;
 513         }
 514
 515         /* Supporting VLAN insertion by default */
 516         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
 517                 new_ctrl |= NFP_NET_CFG_CTRL_TXVLAN;
 518
 519         if (rxmode->jumbo_frame)
 520                 /* this is handled in rte_eth_dev_configure */
 521
 522         if (rxmode->hw_strip_crc) {
 523                 PMD_INIT_LOG(INFO, "strip CRC not supported\n");
 524                 return -EINVAL;
 525         }
 526
 527         if (rxmode->enable_scatter) {
 528                 PMD_INIT_LOG(INFO, "Scatter not supported\n");
 529                 return -EINVAL;
 530         }
 531
 532         if (!new_ctrl)
 533                 return 0;
 534
 535         update |= NFP_NET_CFG_UPDATE_GEN;
 536
 537         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 538         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 539                 return -EIO;
 540
 541         hw->ctrl = new_ctrl;
 542
 543         return 0;
 544 }
 545
 546 static void
 547 nfp_net_enable_queues(struct rte_eth_dev *dev)
 548 {
 549         struct nfp_net_hw *hw;
 550         uint64_t enabled_queues = 0;
 551         int i;
 552
 553         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 554
 555         /* Enabling the required TX queues in the device */
 556         for (i = 0; i < dev->data->nb_tx_queues; i++)
 557                 enabled_queues |= (1 << i);
 558
 559         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, enabled_queues);
 560
 561         enabled_queues = 0;
 562
 563         /* Enabling the required RX queues in the device */
 564         for (i = 0; i < dev->data->nb_rx_queues; i++)
 565                 enabled_queues |= (1 << i);
 566
 567         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, enabled_queues);
 568 }
 569
 570 static void
 571 nfp_net_disable_queues(struct rte_eth_dev *dev)
 572 {
 573         struct nfp_net_hw *hw;
 574         uint32_t new_ctrl, update = 0;
 575
 576         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 577
 578         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, 0);
 579         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, 0);
 580
 581         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_ENABLE;
 582         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING |
 583                  NFP_NET_CFG_UPDATE_MSIX;
 584
 585         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 586                 new_ctrl &= ~NFP_NET_CFG_CTRL_RINGCFG;
 587
 588         /* If an error when reconfig we avoid to change hw state */
 589         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 590                 return;
 591
 592         hw->ctrl = new_ctrl;
 593 }
 594
 595 static int
 596 nfp_net_rx_freelist_setup(struct rte_eth_dev *dev)
 597 {
 598         int i;
 599
 600         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 601                 if (nfp_net_rx_fill_freelist(dev->data->rx_queues[i]) < 0)
 602                         return -1;
 603         }
 604         return 0;
 605 }
 606
 607 static void
 608 nfp_net_params_setup(struct nfp_net_hw *hw)
 609 {
 610         nn_cfg_writel(hw, NFP_NET_CFG_MTU, hw->mtu);
 611         nn_cfg_writel(hw, NFP_NET_CFG_FLBUFSZ, hw->flbufsz);
 612 }
 613
 614 static void
 615 nfp_net_cfg_queue_setup(struct nfp_net_hw *hw)
 616 {
 617         hw->qcp_cfg = hw->tx_bar + NFP_QCP_QUEUE_ADDR_SZ;
 618 }
 619
 620 static void nfp_net_read_mac(struct nfp_net_hw *hw)
 621 {
 622         uint32_t tmp;
 623
 624         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR));
 625         memcpy(&hw->mac_addr[0], &tmp, sizeof(struct ether_addr));
 626
 627         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR + 4));
 628         memcpy(&hw->mac_addr[4], &tmp, 2);
 629 }
 630
 631 static int
 632 nfp_net_start(struct rte_eth_dev *dev)
 633 {
 634         uint32_t new_ctrl, update = 0;
 635         struct nfp_net_hw *hw;
 636         int ret;
 637
 638         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 639
 640         PMD_INIT_LOG(DEBUG, "Start\n");
 641
 642         /* Disabling queues just in case... */
 643         nfp_net_disable_queues(dev);
 644
 645         /* Writing configuration parameters in the device */
 646         nfp_net_params_setup(hw);
 647
 648         /* Enabling the required queues in the device */
 649         nfp_net_enable_queues(dev);
 650
 651         /* Enable device */
 652         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_ENABLE | NFP_NET_CFG_UPDATE_MSIX;
 653         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING;
 654
 655         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 656                 new_ctrl |= NFP_NET_CFG_CTRL_RINGCFG;
 657
 658         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 659         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 660                 return -EIO;
 661
 662         /*
 663          * Allocating rte mbuffs for configured rx queues.
 664          * This requires queues being enabled before
 665          */
 666         if (nfp_net_rx_freelist_setup(dev) < 0) {
 667                 ret = -ENOMEM;
 668                 goto error;
 669         }
 670
 671         hw->ctrl = new_ctrl;
 672
 673         return 0;
 674
 675 error:
 676         /*
 677          * An error returned by this function should mean the app
 678          * exiting and then the system releasing all the memory
 679          * allocated even memory coming from hugepages.
 680          *
 681          * The device could be enabled at this point with some queues
 682          * ready for getting packets. This is true if the call to
 683          * nfp_net_rx_freelist_setup() succeeds for some queues but
 684          * fails for subsequent queues.
 685          *
 686          * This should make the app exiting but better if we tell the
 687          * device first.
 688          */
 689         nfp_net_disable_queues(dev);
 690
 691         return ret;
 692 }
 693
 694 /* Stop device: disable rx and tx functions to allow for reconfiguring. */
 695 static void
 696 nfp_net_stop(struct rte_eth_dev *dev)
 697 {
 698         int i;
 699
 700         PMD_INIT_LOG(DEBUG, "Stop\n");
 701
 702         nfp_net_disable_queues(dev);
 703
 704         /* Clear queues */
 705         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 706                 nfp_net_reset_tx_queue(
 707                         (struct nfp_net_txq *)dev->data->tx_queues[i]);
 708         }
 709
 710         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 711                 nfp_net_reset_rx_queue(
 712                         (struct nfp_net_rxq *)dev->data->rx_queues[i]);
 713         }
 714 }
 715
 716 /* Reset and stop device. The device can not be restarted. */
 717 static void
 718 nfp_net_close(struct rte_eth_dev *dev)
 719 {
 720         struct nfp_net_hw *hw;
 721
 722         PMD_INIT_LOG(DEBUG, "Close\n");
 723
 724         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 725
 726         /*
 727          * We assume that the DPDK application is stopping all the
 728          * threads/queues before calling the device close function.
 729          */
 730
 731         nfp_net_stop(dev);
 732
 733         rte_intr_disable(&dev->pci_dev->intr_handle);
 734         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, 0xff);
 735
 736         /* unregister callback func from eal lib */
 737         rte_intr_callback_unregister(&dev->pci_dev->intr_handle,
 738                                      nfp_net_dev_interrupt_handler,
 739                                      (void *)dev);
 740
 741         /*
 742          * The ixgbe PMD driver disables the pcie master on the
 743          * device. The i40e does not...
 744          */
 745 }
 746
 747 static void
 748 nfp_net_promisc_enable(struct rte_eth_dev *dev)
 749 {
 750         uint32_t new_ctrl, update = 0;
 751         struct nfp_net_hw *hw;
 752
 753         PMD_DRV_LOG(DEBUG, "Promiscuous mode enable\n");
 754
 755         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 756
 757         if (!(hw->cap & NFP_NET_CFG_CTRL_PROMISC)) {
 758                 PMD_INIT_LOG(INFO, "Promiscuous mode not supported\n");
 759                 return;
 760         }
 761
 762         if (hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) {
 763                 PMD_DRV_LOG(INFO, "Promiscuous mode already enabled\n");
 764                 return;
 765         }
 766
 767         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_PROMISC;
 768         update = NFP_NET_CFG_UPDATE_GEN;
 769
 770         /*
 771          * DPDK sets promiscuous mode on just after this call assuming
 772          * it can not fail ...
 773          */
 774         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 775                 return;
 776
 777         hw->ctrl = new_ctrl;
 778 }
 779
 780 static void
 781 nfp_net_promisc_disable(struct rte_eth_dev *dev)
 782 {
 783         uint32_t new_ctrl, update = 0;
 784         struct nfp_net_hw *hw;
 785
 786         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 787
 788         if ((hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) == 0) {
 789                 PMD_DRV_LOG(INFO, "Promiscuous mode already disabled\n");
 790                 return;
 791         }
 792
 793         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_PROMISC;
 794         update = NFP_NET_CFG_UPDATE_GEN;
 795
 796         /*
 797          * DPDK sets promiscuous mode off just before this call
 798          * assuming it can not fail ...
 799          */
 800         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 801                 return;
 802
 803         hw->ctrl = new_ctrl;
 804 }
 805
 806 /*
 807  * return 0 means link status changed, -1 means not changed
 808  *
 809  * Wait to complete is needed as it can take up to 9 seconds to get the Link
 810  * status.
 811  */
 812 static int
 813 nfp_net_link_update(struct rte_eth_dev *dev, __rte_unused int wait_to_complete)
 814 {
 815         struct nfp_net_hw *hw;
 816         struct rte_eth_link link, old;
 817         uint32_t nn_link_status;
 818
 819         PMD_DRV_LOG(DEBUG, "Link update\n");
 820
 821         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 822
 823         memset(&old, 0, sizeof(old));
 824         nfp_net_dev_atomic_read_link_status(dev, &old);
 825
 826         nn_link_status = nn_cfg_readl(hw, NFP_NET_CFG_STS);
 827
 828         memset(&link, 0, sizeof(struct rte_eth_link));
 829
 830         if (nn_link_status & NFP_NET_CFG_STS_LINK)
 831                 link.link_status = ETH_LINK_UP;
 832
 833         link.link_duplex = ETH_LINK_FULL_DUPLEX;
 834         /* Other cards can limit the tx and rx rate per VF */
 835         link.link_speed = ETH_SPEED_NUM_40G;
 836
 837         if (old.link_status != link.link_status) {
 838                 nfp_net_dev_atomic_write_link_status(dev, &link);
 839                 if (link.link_status)
 840                         PMD_DRV_LOG(INFO, "NIC Link is Up\n");
 841                 else
 842                         PMD_DRV_LOG(INFO, "NIC Link is Down\n");
 843                 return 0;
 844         }
 845
 846         return -1;
 847 }
 848
 849 static void
 850 nfp_net_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
 851 {
 852         int i;
 853         struct nfp_net_hw *hw;
 854         struct rte_eth_stats nfp_dev_stats;
 855
 856         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 857
 858         /* RTE_ETHDEV_QUEUE_STAT_CNTRS default value is 16 */
 859
 860         memset(&nfp_dev_stats, 0, sizeof(nfp_dev_stats));
 861
 862         /* reading per RX ring stats */
 863         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 864                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 865                         break;
 866
 867                 nfp_dev_stats.q_ipackets[i] =
 868                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 869
 870                 nfp_dev_stats.q_ipackets[i] -=
 871                         hw->eth_stats_base.q_ipackets[i];
 872
 873                 nfp_dev_stats.q_ibytes[i] =
 874                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 875
 876                 nfp_dev_stats.q_ibytes[i] -=
 877                         hw->eth_stats_base.q_ibytes[i];
 878         }
 879
 880         /* reading per TX ring stats */
 881         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 882                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 883                         break;
 884
 885                 nfp_dev_stats.q_opackets[i] =
 886                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 887
 888                 nfp_dev_stats.q_opackets[i] -=
 889                         hw->eth_stats_base.q_opackets[i];
 890
 891                 nfp_dev_stats.q_obytes[i] =
 892                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 893
 894                 nfp_dev_stats.q_obytes[i] -=
 895                         hw->eth_stats_base.q_obytes[i];
 896         }
 897
 898         nfp_dev_stats.ipackets =
 899                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 900
 901         nfp_dev_stats.ipackets -= hw->eth_stats_base.ipackets;
 902
 903         nfp_dev_stats.ibytes =
 904                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 905
 906         nfp_dev_stats.ibytes -= hw->eth_stats_base.ibytes;
 907
 908         nfp_dev_stats.opackets =
 909                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 910
 911         nfp_dev_stats.opackets -= hw->eth_stats_base.opackets;
 912
 913         nfp_dev_stats.obytes =
 914                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 915
 916         nfp_dev_stats.obytes -= hw->eth_stats_base.obytes;
 917
 918         /* reading general device stats */
 919         nfp_dev_stats.ierrors =
 920                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 921
 922         nfp_dev_stats.ierrors -= hw->eth_stats_base.ierrors;
 923
 924         nfp_dev_stats.oerrors =
 925                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 926
 927         nfp_dev_stats.oerrors -= hw->eth_stats_base.oerrors;
 928
 929         /* RX ring mbuf allocation failures */
 930         nfp_dev_stats.rx_nombuf = dev->data->rx_mbuf_alloc_failed;
 931
 932         nfp_dev_stats.imissed =
 933                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
 934
 935         nfp_dev_stats.imissed -= hw->eth_stats_base.imissed;
 936
 937         if (stats)
 938                 memcpy(stats, &nfp_dev_stats, sizeof(*stats));
 939 }
 940
 941 static void
 942 nfp_net_stats_reset(struct rte_eth_dev *dev)
 943 {
 944         int i;
 945         struct nfp_net_hw *hw;
 946
 947         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 948
 949         /*
 950          * hw->eth_stats_base records the per counter starting point.
 951          * Lets update it now
 952          */
 953
 954         /* reading per RX ring stats */
 955         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 956                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 957                         break;
 958
 959                 hw->eth_stats_base.q_ipackets[i] =
 960                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 961
 962                 hw->eth_stats_base.q_ibytes[i] =
 963                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 964         }
 965
 966         /* reading per TX ring stats */
 967         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 968                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 969                         break;
 970
 971                 hw->eth_stats_base.q_opackets[i] =
 972                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 973
 974                 hw->eth_stats_base.q_obytes[i] =
 975                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 976         }
 977
 978         hw->eth_stats_base.ipackets =
 979                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 980
 981         hw->eth_stats_base.ibytes =
 982                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 983
 984         hw->eth_stats_base.opackets =
 985                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 986
 987         hw->eth_stats_base.obytes =
 988                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 989
 990         /* reading general device stats */
 991         hw->eth_stats_base.ierrors =
 992                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 993
 994         hw->eth_stats_base.oerrors =
 995                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 996
 997         /* RX ring mbuf allocation failures */
 998         dev->data->rx_mbuf_alloc_failed = 0;
 999
1000         hw->eth_stats_base.imissed =
1001                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1002 }
1003
1004 static void
1005 nfp_net_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1006 {
1007         struct nfp_net_hw *hw;
1008
1009         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1010
1011         dev_info->driver_name = dev->driver->pci_drv.driver.name;
1012         dev_info->max_rx_queues = (uint16_t)hw->max_rx_queues;
1013         dev_info->max_tx_queues = (uint16_t)hw->max_tx_queues;
1014         dev_info->min_rx_bufsize = ETHER_MIN_MTU;
1015         dev_info->max_rx_pktlen = hw->mtu;
1016         /* Next should change when PF support is implemented */
1017         dev_info->max_mac_addrs = 1;
1018
1019         if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN)
1020                 dev_info->rx_offload_capa = DEV_RX_OFFLOAD_VLAN_STRIP;
1021
1022         if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM)
1023                 dev_info->rx_offload_capa |= DEV_RX_OFFLOAD_IPV4_CKSUM |
1024                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1025                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1026
1027         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
1028                 dev_info->tx_offload_capa = DEV_TX_OFFLOAD_VLAN_INSERT;
1029
1030         if (hw->cap & NFP_NET_CFG_CTRL_TXCSUM)
1031                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_IPV4_CKSUM |
1032                                              DEV_TX_OFFLOAD_UDP_CKSUM |
1033                                              DEV_TX_OFFLOAD_TCP_CKSUM;
1034
1035         dev_info->default_rxconf = (struct rte_eth_rxconf) {
1036                 .rx_thresh = {
1037                         .pthresh = DEFAULT_RX_PTHRESH,
1038                         .hthresh = DEFAULT_RX_HTHRESH,
1039                         .wthresh = DEFAULT_RX_WTHRESH,
1040                 },
1041                 .rx_free_thresh = DEFAULT_RX_FREE_THRESH,
1042                 .rx_drop_en = 0,
1043         };
1044
1045         dev_info->default_txconf = (struct rte_eth_txconf) {
1046                 .tx_thresh = {
1047                         .pthresh = DEFAULT_TX_PTHRESH,
1048                         .hthresh = DEFAULT_TX_HTHRESH,
1049                         .wthresh = DEFAULT_TX_WTHRESH,
1050                 },
1051                 .tx_free_thresh = DEFAULT_TX_FREE_THRESH,
1052                 .tx_rs_thresh = DEFAULT_TX_RSBIT_THRESH,
1053                 .txq_flags = ETH_TXQ_FLAGS_NOMULTSEGS |
1054                              ETH_TXQ_FLAGS_NOOFFLOADS,
1055         };
1056
1057         dev_info->reta_size = NFP_NET_CFG_RSS_ITBL_SZ;
1058         dev_info->hash_key_size = NFP_NET_CFG_RSS_KEY_SZ;
1059
1060         dev_info->speed_capa = ETH_LINK_SPEED_40G | ETH_LINK_SPEED_100G;
1061 }
1062
1063 static const uint32_t *
1064 nfp_net_supported_ptypes_get(struct rte_eth_dev *dev)
1065 {
1066         static const uint32_t ptypes[] = {
1067                 /* refers to nfp_net_set_hash() */
1068                 RTE_PTYPE_INNER_L3_IPV4,
1069                 RTE_PTYPE_INNER_L3_IPV6,
1070                 RTE_PTYPE_INNER_L3_IPV6_EXT,
1071                 RTE_PTYPE_INNER_L4_MASK,
1072                 RTE_PTYPE_UNKNOWN
1073         };
1074
1075         if (dev->rx_pkt_burst == nfp_net_recv_pkts)
1076                 return ptypes;
1077         return NULL;
1078 }
1079
1080 static uint32_t
1081 nfp_net_rx_queue_count(struct rte_eth_dev *dev, uint16_t queue_idx)
1082 {
1083         struct nfp_net_rxq *rxq;
1084         struct nfp_net_rx_desc *rxds;
1085         uint32_t idx;
1086         uint32_t count;
1087
1088         rxq = (struct nfp_net_rxq *)dev->data->rx_queues[queue_idx];
1089
1090         if (rxq == NULL) {
1091                 PMD_INIT_LOG(ERR, "Bad queue: %u\n", queue_idx);
1092                 return 0;
1093         }
1094
1095         idx = rxq->rd_p % rxq->rx_count;
1096         rxds = &rxq->rxds[idx];
1097
1098         count = 0;
1099
1100         /*
1101          * Other PMDs are just checking the DD bit in intervals of 4
1102          * descriptors and counting all four if the first has the DD
1103          * bit on. Of course, this is not accurate but can be good for
1104          * perfomance. But ideally that should be done in descriptors
1105          * chunks belonging to the same cache line
1106          */
1107
1108         while (count < rxq->rx_count) {
1109                 rxds = &rxq->rxds[idx];
1110                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1111                         break;
1112
1113                 count++;
1114                 idx++;
1115
1116                 /* Wrapping? */
1117                 if ((idx) == rxq->rx_count)
1118                         idx = 0;
1119         }
1120
1121         return count;
1122 }
1123
1124 static void
1125 nfp_net_dev_link_status_print(struct rte_eth_dev *dev)
1126 {
1127         struct rte_eth_link link;
1128
1129         memset(&link, 0, sizeof(link));
1130         nfp_net_dev_atomic_read_link_status(dev, &link);
1131         if (link.link_status)
1132                 RTE_LOG(INFO, PMD, "Port %d: Link Up - speed %u Mbps - %s\n",
1133                         (int)(dev->data->port_id), (unsigned)link.link_speed,
1134                         link.link_duplex == ETH_LINK_FULL_DUPLEX
1135                         ? "full-duplex" : "half-duplex");
1136         else
1137                 RTE_LOG(INFO, PMD, " Port %d: Link Down\n",
1138                         (int)(dev->data->port_id));
1139
1140         RTE_LOG(INFO, PMD, "PCI Address: %04d:%02d:%02d:%d\n",
1141                 dev->pci_dev->addr.domain, dev->pci_dev->addr.bus,
1142                 dev->pci_dev->addr.devid, dev->pci_dev->addr.function);
1143 }
1144
1145 /* Interrupt configuration and handling */
1146
1147 /*
1148  * nfp_net_irq_unmask - Unmask an interrupt
1149  *
1150  * If MSI-X auto-masking is enabled clear the mask bit, otherwise
1151  * clear the ICR for the entry.
1152  */
1153 static void
1154 nfp_net_irq_unmask(struct rte_eth_dev *dev)
1155 {
1156         struct nfp_net_hw *hw;
1157
1158         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1159
1160         if (hw->ctrl & NFP_NET_CFG_CTRL_MSIXAUTO) {
1161                 /* If MSI-X auto-masking is used, clear the entry */
1162                 rte_wmb();
1163                 rte_intr_enable(&dev->pci_dev->intr_handle);
1164         } else {
1165                 /* Make sure all updates are written before un-masking */
1166                 rte_wmb();
1167                 nn_cfg_writeb(hw, NFP_NET_CFG_ICR(NFP_NET_IRQ_LSC_IDX),
1168                               NFP_NET_CFG_ICR_UNMASKED);
1169         }
1170 }
1171
1172 static void
1173 nfp_net_dev_interrupt_handler(__rte_unused struct rte_intr_handle *handle,
1174                               void *param)
1175 {
1176         int64_t timeout;
1177         struct rte_eth_link link;
1178         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1179
1180         PMD_DRV_LOG(DEBUG, "We got a LSC interrupt!!!\n");
1181
1182         /* get the link status */
1183         memset(&link, 0, sizeof(link));
1184         nfp_net_dev_atomic_read_link_status(dev, &link);
1185
1186         nfp_net_link_update(dev, 0);
1187
1188         /* likely to up */
1189         if (!link.link_status) {
1190                 /* handle it 1 sec later, wait it being stable */
1191                 timeout = NFP_NET_LINK_UP_CHECK_TIMEOUT;
1192                 /* likely to down */
1193         } else {
1194                 /* handle it 4 sec later, wait it being stable */
1195                 timeout = NFP_NET_LINK_DOWN_CHECK_TIMEOUT;
1196         }
1197
1198         if (rte_eal_alarm_set(timeout * 1000,
1199                               nfp_net_dev_interrupt_delayed_handler,
1200                               (void *)dev) < 0) {
1201                 RTE_LOG(ERR, PMD, "Error setting alarm");
1202                 /* Unmasking */
1203                 nfp_net_irq_unmask(dev);
1204         }
1205 }
1206
1207 /*
1208  * Interrupt handler which shall be registered for alarm callback for delayed
1209  * handling specific interrupt to wait for the stable nic state. As the NIC
1210  * interrupt state is not stable for nfp after link is just down, it needs
1211  * to wait 4 seconds to get the stable status.
1212  *
1213  * @param handle   Pointer to interrupt handle.
1214  * @param param    The address of parameter (struct rte_eth_dev *)
1215  *
1216  * @return  void
1217  */
1218 static void
1219 nfp_net_dev_interrupt_delayed_handler(void *param)
1220 {
1221         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1222
1223         nfp_net_link_update(dev, 0);
1224         _rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1225
1226         nfp_net_dev_link_status_print(dev);
1227
1228         /* Unmasking */
1229         nfp_net_irq_unmask(dev);
1230 }
1231
1232 static int
1233 nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1234 {
1235         struct nfp_net_hw *hw;
1236
1237         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1238
1239         /* check that mtu is within the allowed range */
1240         if ((mtu < ETHER_MIN_MTU) || ((uint32_t)mtu > hw->max_mtu))
1241                 return -EINVAL;
1242
1243         /* switch to jumbo mode if needed */
1244         if ((uint32_t)mtu > ETHER_MAX_LEN)
1245                 dev->data->dev_conf.rxmode.jumbo_frame = 1;
1246         else
1247                 dev->data->dev_conf.rxmode.jumbo_frame = 0;
1248
1249         /* update max frame size */
1250         dev->data->dev_conf.rxmode.max_rx_pkt_len = (uint32_t)mtu;
1251
1252         /* writing to configuration space */
1253         nn_cfg_writel(hw, NFP_NET_CFG_MTU, (uint32_t)mtu);
1254
1255         hw->mtu = mtu;
1256
1257         return 0;
1258 }
1259
1260 static int
1261 nfp_net_rx_queue_setup(struct rte_eth_dev *dev,
1262                        uint16_t queue_idx, uint16_t nb_desc,
1263                        unsigned int socket_id,
1264                        const struct rte_eth_rxconf *rx_conf,
1265                        struct rte_mempool *mp)
1266 {
1267         const struct rte_memzone *tz;
1268         struct nfp_net_rxq *rxq;
1269         struct nfp_net_hw *hw;
1270
1271         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1272
1273         PMD_INIT_FUNC_TRACE();
1274
1275         /* Validating number of descriptors */
1276         if (((nb_desc * sizeof(struct nfp_net_rx_desc)) % 128) != 0 ||
1277             (nb_desc > NFP_NET_MAX_RX_DESC) ||
1278             (nb_desc < NFP_NET_MIN_RX_DESC)) {
1279                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1280                 return -EINVAL;
1281         }
1282
1283         /*
1284          * Free memory prior to re-allocation if needed. This is the case after
1285          * calling nfp_net_stop
1286          */
1287         if (dev->data->rx_queues[queue_idx]) {
1288                 nfp_net_rx_queue_release(dev->data->rx_queues[queue_idx]);
1289                 dev->data->rx_queues[queue_idx] = NULL;
1290         }
1291
1292         /* Allocating rx queue data structure */
1293         rxq = rte_zmalloc_socket("ethdev RX queue", sizeof(struct nfp_net_rxq),
1294                                  RTE_CACHE_LINE_SIZE, socket_id);
1295         if (rxq == NULL)
1296                 return -ENOMEM;
1297
1298         /* Hw queues mapping based on firmware confifguration */
1299         rxq->qidx = queue_idx;
1300         rxq->fl_qcidx = queue_idx * hw->stride_rx;
1301         rxq->rx_qcidx = rxq->fl_qcidx + (hw->stride_rx - 1);
1302         rxq->qcp_fl = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->fl_qcidx);
1303         rxq->qcp_rx = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->rx_qcidx);
1304
1305         /*
1306          * Tracking mbuf size for detecting a potential mbuf overflow due to
1307          * RX offset
1308          */
1309         rxq->mem_pool = mp;
1310         rxq->mbuf_size = rxq->mem_pool->elt_size;
1311         rxq->mbuf_size -= (sizeof(struct rte_mbuf) + RTE_PKTMBUF_HEADROOM);
1312         hw->flbufsz = rxq->mbuf_size;
1313
1314         rxq->rx_count = nb_desc;
1315         rxq->port_id = dev->data->port_id;
1316         rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1317         rxq->crc_len = (uint8_t) ((dev->data->dev_conf.rxmode.hw_strip_crc) ? 0
1318                                   : ETHER_CRC_LEN);
1319         rxq->drop_en = rx_conf->rx_drop_en;
1320
1321         /*
1322          * Allocate RX ring hardware descriptors. A memzone large enough to
1323          * handle the maximum ring size is allocated in order to allow for
1324          * resizing in later calls to the queue setup function.
1325          */
1326         tz = ring_dma_zone_reserve(dev, "rx_ring", queue_idx,
1327                                    sizeof(struct nfp_net_rx_desc) *
1328                                    NFP_NET_MAX_RX_DESC, socket_id);
1329
1330         if (tz == NULL) {
1331                 RTE_LOG(ERR, PMD, "Error allocatig rx dma\n");
1332                 nfp_net_rx_queue_release(rxq);
1333                 return -ENOMEM;
1334         }
1335
1336         /* Saving physical and virtual addresses for the RX ring */
1337         rxq->dma = (uint64_t)tz->phys_addr;
1338         rxq->rxds = (struct nfp_net_rx_desc *)tz->addr;
1339
1340         /* mbuf pointers array for referencing mbufs linked to RX descriptors */
1341         rxq->rxbufs = rte_zmalloc_socket("rxq->rxbufs",
1342                                          sizeof(*rxq->rxbufs) * nb_desc,
1343                                          RTE_CACHE_LINE_SIZE, socket_id);
1344         if (rxq->rxbufs == NULL) {
1345                 nfp_net_rx_queue_release(rxq);
1346                 return -ENOMEM;
1347         }
1348
1349         PMD_RX_LOG(DEBUG, "rxbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1350                    rxq->rxbufs, rxq->rxds, (unsigned long int)rxq->dma);
1351
1352         nfp_net_reset_rx_queue(rxq);
1353
1354         dev->data->rx_queues[queue_idx] = rxq;
1355         rxq->hw = hw;
1356
1357         /*
1358          * Telling the HW about the physical address of the RX ring and number
1359          * of descriptors in log2 format
1360          */
1361         nn_cfg_writeq(hw, NFP_NET_CFG_RXR_ADDR(queue_idx), rxq->dma);
1362         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_SZ(queue_idx), log2(nb_desc));
1363
1364         return 0;
1365 }
1366
1367 static int
1368 nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq)
1369 {
1370         struct nfp_net_rx_buff *rxe = rxq->rxbufs;
1371         uint64_t dma_addr;
1372         unsigned i;
1373
1374         PMD_RX_LOG(DEBUG, "nfp_net_rx_fill_freelist for %u descriptors\n",
1375                    rxq->rx_count);
1376
1377         for (i = 0; i < rxq->rx_count; i++) {
1378                 struct nfp_net_rx_desc *rxd;
1379                 struct rte_mbuf *mbuf = rte_pktmbuf_alloc(rxq->mem_pool);
1380
1381                 if (mbuf == NULL) {
1382                         RTE_LOG(ERR, PMD, "RX mbuf alloc failed queue_id=%u\n",
1383                                 (unsigned)rxq->qidx);
1384                         return -ENOMEM;
1385                 }
1386
1387                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(mbuf));
1388
1389                 rxd = &rxq->rxds[i];
1390                 rxd->fld.dd = 0;
1391                 rxd->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1392                 rxd->fld.dma_addr_lo = dma_addr & 0xffffffff;
1393                 rxe[i].mbuf = mbuf;
1394                 PMD_RX_LOG(DEBUG, "[%d]: %" PRIx64 "\n", i, dma_addr);
1395
1396                 rxq->wr_p++;
1397         }
1398
1399         /* Make sure all writes are flushed before telling the hardware */
1400         rte_wmb();
1401
1402         /* Not advertising the whole ring as the firmware gets confused if so */
1403         PMD_RX_LOG(DEBUG, "Increment FL write pointer in %u\n",
1404                    rxq->rx_count - 1);
1405
1406         nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, rxq->rx_count - 1);
1407
1408         return 0;
1409 }
1410
1411 static int
1412 nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
1413                        uint16_t nb_desc, unsigned int socket_id,
1414                        const struct rte_eth_txconf *tx_conf)
1415 {
1416         const struct rte_memzone *tz;
1417         struct nfp_net_txq *txq;
1418         uint16_t tx_free_thresh;
1419         struct nfp_net_hw *hw;
1420
1421         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1422
1423         PMD_INIT_FUNC_TRACE();
1424
1425         /* Validating number of descriptors */
1426         if (((nb_desc * sizeof(struct nfp_net_tx_desc)) % 128) != 0 ||
1427             (nb_desc > NFP_NET_MAX_TX_DESC) ||
1428             (nb_desc < NFP_NET_MIN_TX_DESC)) {
1429                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1430                 return -EINVAL;
1431         }
1432
1433         tx_free_thresh = (uint16_t)((tx_conf->tx_free_thresh) ?
1434                                     tx_conf->tx_free_thresh :
1435                                     DEFAULT_TX_FREE_THRESH);
1436
1437         if (tx_free_thresh > (nb_desc)) {
1438                 RTE_LOG(ERR, PMD,
1439                         "tx_free_thresh must be less than the number of TX "
1440                         "descriptors. (tx_free_thresh=%u port=%d "
1441                         "queue=%d)\n", (unsigned int)tx_free_thresh,
1442                         (int)dev->data->port_id, (int)queue_idx);
1443                 return -(EINVAL);
1444         }
1445
1446         /*
1447          * Free memory prior to re-allocation if needed. This is the case after
1448          * calling nfp_net_stop
1449          */
1450         if (dev->data->tx_queues[queue_idx]) {
1451                 PMD_TX_LOG(DEBUG, "Freeing memory prior to re-allocation %d\n",
1452                            queue_idx);
1453                 nfp_net_tx_queue_release(dev->data->tx_queues[queue_idx]);
1454                 dev->data->tx_queues[queue_idx] = NULL;
1455         }
1456
1457         /* Allocating tx queue data structure */
1458         txq = rte_zmalloc_socket("ethdev TX queue", sizeof(struct nfp_net_txq),
1459                                  RTE_CACHE_LINE_SIZE, socket_id);
1460         if (txq == NULL) {
1461                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1462                 return -ENOMEM;
1463         }
1464
1465         /*
1466          * Allocate TX ring hardware descriptors. A memzone large enough to
1467          * handle the maximum ring size is allocated in order to allow for
1468          * resizing in later calls to the queue setup function.
1469          */
1470         tz = ring_dma_zone_reserve(dev, "tx_ring", queue_idx,
1471                                    sizeof(struct nfp_net_tx_desc) *
1472                                    NFP_NET_MAX_TX_DESC, socket_id);
1473         if (tz == NULL) {
1474                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1475                 nfp_net_tx_queue_release(txq);
1476                 return -ENOMEM;
1477         }
1478
1479         txq->tx_count = nb_desc;
1480         txq->tail = 0;
1481         txq->tx_free_thresh = tx_free_thresh;
1482         txq->tx_pthresh = tx_conf->tx_thresh.pthresh;
1483         txq->tx_hthresh = tx_conf->tx_thresh.hthresh;
1484         txq->tx_wthresh = tx_conf->tx_thresh.wthresh;
1485
1486         /* queue mapping based on firmware configuration */
1487         txq->qidx = queue_idx;
1488         txq->tx_qcidx = queue_idx * hw->stride_tx;
1489         txq->qcp_q = hw->tx_bar + NFP_QCP_QUEUE_OFF(txq->tx_qcidx);
1490
1491         txq->port_id = dev->data->port_id;
1492         txq->txq_flags = tx_conf->txq_flags;
1493
1494         /* Saving physical and virtual addresses for the TX ring */
1495         txq->dma = (uint64_t)tz->phys_addr;
1496         txq->txds = (struct nfp_net_tx_desc *)tz->addr;
1497
1498         /* mbuf pointers array for referencing mbufs linked to TX descriptors */
1499         txq->txbufs = rte_zmalloc_socket("txq->txbufs",
1500                                          sizeof(*txq->txbufs) * nb_desc,
1501                                          RTE_CACHE_LINE_SIZE, socket_id);
1502         if (txq->txbufs == NULL) {
1503                 nfp_net_tx_queue_release(txq);
1504                 return -ENOMEM;
1505         }
1506         PMD_TX_LOG(DEBUG, "txbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1507                    txq->txbufs, txq->txds, (unsigned long int)txq->dma);
1508
1509         nfp_net_reset_tx_queue(txq);
1510
1511         dev->data->tx_queues[queue_idx] = txq;
1512         txq->hw = hw;
1513
1514         /*
1515          * Telling the HW about the physical address of the TX ring and number
1516          * of descriptors in log2 format
1517          */
1518         nn_cfg_writeq(hw, NFP_NET_CFG_TXR_ADDR(queue_idx), txq->dma);
1519         nn_cfg_writeb(hw, NFP_NET_CFG_TXR_SZ(queue_idx), log2(nb_desc));
1520
1521         return 0;
1522 }
1523
1524 /* nfp_net_tx_cksum - Set TX CSUM offload flags in TX descriptor */
1525 static inline void
1526 nfp_net_tx_cksum(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1527                  struct rte_mbuf *mb)
1528 {
1529         uint64_t ol_flags;
1530         struct nfp_net_hw *hw = txq->hw;
1531
1532         if (!(hw->cap & NFP_NET_CFG_CTRL_TXCSUM))
1533                 return;
1534
1535         ol_flags = mb->ol_flags;
1536
1537         /* IPv6 does not need checksum */
1538         if (ol_flags & PKT_TX_IP_CKSUM)
1539                 txd->flags |= PCIE_DESC_TX_IP4_CSUM;
1540
1541         switch (ol_flags & PKT_TX_L4_MASK) {
1542         case PKT_TX_UDP_CKSUM:
1543                 txd->flags |= PCIE_DESC_TX_UDP_CSUM;
1544                 break;
1545         case PKT_TX_TCP_CKSUM:
1546                 txd->flags |= PCIE_DESC_TX_TCP_CSUM;
1547                 break;
1548         }
1549
1550         if (ol_flags & (PKT_TX_IP_CKSUM | PKT_TX_L4_MASK))
1551                 txd->flags |= PCIE_DESC_TX_CSUM;
1552 }
1553
1554 /* nfp_net_rx_cksum - set mbuf checksum flags based on RX descriptor flags */
1555 static inline void
1556 nfp_net_rx_cksum(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1557                  struct rte_mbuf *mb)
1558 {
1559         struct nfp_net_hw *hw = rxq->hw;
1560
1561         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RXCSUM))
1562                 return;
1563
1564         /* If IPv4 and IP checksum error, fail */
1565         if ((rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM) &&
1566             !(rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM_OK))
1567                 mb->ol_flags |= PKT_RX_IP_CKSUM_BAD;
1568
1569         /* If neither UDP nor TCP return */
1570         if (!(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1571             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM))
1572                 return;
1573
1574         if ((rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1575             !(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM_OK))
1576                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1577
1578         if ((rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM) &&
1579             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM_OK))
1580                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1581 }
1582
1583 #define NFP_HASH_OFFSET      ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 4)
1584 #define NFP_HASH_TYPE_OFFSET ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 8)
1585
1586 /*
1587  * nfp_net_set_hash - Set mbuf hash data
1588  *
1589  * The RSS hash and hash-type are pre-pended to the packet data.
1590  * Extract and decode it and set the mbuf fields.
1591  */
1592 static inline void
1593 nfp_net_set_hash(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1594                  struct rte_mbuf *mbuf)
1595 {
1596         uint32_t hash;
1597         uint32_t hash_type;
1598         struct nfp_net_hw *hw = rxq->hw;
1599
1600         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
1601                 return;
1602
1603         if (!(rxd->rxd.flags & PCIE_DESC_RX_RSS))
1604                 return;
1605
1606         hash = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_OFFSET);
1607         hash_type = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_TYPE_OFFSET);
1608
1609         /*
1610          * hash type is sharing the same word with input port info
1611          * 31-8: input port
1612          * 7:0: hash type
1613          */
1614         hash_type &= 0xff;
1615         mbuf->hash.rss = hash;
1616         mbuf->ol_flags |= PKT_RX_RSS_HASH;
1617
1618         switch (hash_type) {
1619         case NFP_NET_RSS_IPV4:
1620                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV4;
1621                 break;
1622         case NFP_NET_RSS_IPV6:
1623                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6;
1624                 break;
1625         case NFP_NET_RSS_IPV6_EX:
1626                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6_EXT;
1627                 break;
1628         default:
1629                 mbuf->packet_type |= RTE_PTYPE_INNER_L4_MASK;
1630         }
1631 }
1632
1633 /* nfp_net_check_port - Set mbuf in_port field */
1634 static void
1635 nfp_net_check_port(struct nfp_net_rx_desc *rxd, struct rte_mbuf *mbuf)
1636 {
1637         uint32_t port;
1638
1639         if (!(rxd->rxd.flags & PCIE_DESC_RX_INGRESS_PORT)) {
1640                 mbuf->port = 0;
1641                 return;
1642         }
1643
1644         port = rte_be_to_cpu_32(*(uint32_t *)((uint8_t *)mbuf->buf_addr +
1645                                               mbuf->data_off - 8));
1646
1647         /*
1648          * hash type is sharing the same word with input port info
1649          * 31-8: input port
1650          * 7:0: hash type
1651          */
1652         port = (uint8_t)(port >> 8);
1653         mbuf->port = port;
1654 }
1655
1656 static inline void
1657 nfp_net_mbuf_alloc_failed(struct nfp_net_rxq *rxq)
1658 {
1659         rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed++;
1660 }
1661
1662 #define NFP_DESC_META_LEN(d) (d->rxd.meta_len_dd & PCIE_DESC_RX_META_LEN_MASK)
1663
1664 /*
1665  * RX path design:
1666  *
1667  * There are some decissions to take:
1668  * 1) How to check DD RX descriptors bit
1669  * 2) How and when to allocate new mbufs
1670  *
1671  * Current implementation checks just one single DD bit each loop. As each
1672  * descriptor is 8 bytes, it is likely a good idea to check descriptors in
1673  * a single cache line instead. Tests with this change have not shown any
1674  * performance improvement but it requires further investigation. For example,
1675  * depending on which descriptor is next, the number of descriptors could be
1676  * less than 8 for just checking those in the same cache line. This implies
1677  * extra work which could be counterproductive by itself. Indeed, last firmware
1678  * changes are just doing this: writing several descriptors with the DD bit
1679  * for saving PCIe bandwidth and DMA operations from the NFP.
1680  *
1681  * Mbuf allocation is done when a new packet is received. Then the descriptor
1682  * is automatically linked with the new mbuf and the old one is given to the
1683  * user. The main drawback with this design is mbuf allocation is heavier than
1684  * using bulk allocations allowed by DPDK with rte_mempool_get_bulk. From the
1685  * cache point of view it does not seem allocating the mbuf early on as we are
1686  * doing now have any benefit at all. Again, tests with this change have not
1687  * shown any improvement. Also, rte_mempool_get_bulk returns all or nothing
1688  * so looking at the implications of this type of allocation should be studied
1689  * deeply
1690  */
1691
1692 static uint16_t
1693 nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
1694 {
1695         struct nfp_net_rxq *rxq;
1696         struct nfp_net_rx_desc *rxds;
1697         struct nfp_net_rx_buff *rxb;
1698         struct nfp_net_hw *hw;
1699         struct rte_mbuf *mb;
1700         struct rte_mbuf *new_mb;
1701         int idx;
1702         uint16_t nb_hold;
1703         uint64_t dma_addr;
1704         int avail;
1705
1706         rxq = rx_queue;
1707         if (unlikely(rxq == NULL)) {
1708                 /*
1709                  * DPDK just checks the queue is lower than max queues
1710                  * enabled. But the queue needs to be configured
1711                  */
1712                 RTE_LOG(ERR, PMD, "RX Bad queue\n");
1713                 return -EINVAL;
1714         }
1715
1716         hw = rxq->hw;
1717         avail = 0;
1718         nb_hold = 0;
1719
1720         while (avail < nb_pkts) {
1721                 idx = rxq->rd_p % rxq->rx_count;
1722
1723                 rxb = &rxq->rxbufs[idx];
1724                 if (unlikely(rxb == NULL)) {
1725                         RTE_LOG(ERR, PMD, "rxb does not exist!\n");
1726                         break;
1727                 }
1728
1729                 /*
1730                  * Memory barrier to ensure that we won't do other
1731                  * reads before the DD bit.
1732                  */
1733                 rte_rmb();
1734
1735                 rxds = &rxq->rxds[idx];
1736                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1737                         break;
1738
1739                 /*
1740                  * We got a packet. Let's alloc a new mbuff for refilling the
1741                  * free descriptor ring as soon as possible
1742                  */
1743                 new_mb = rte_pktmbuf_alloc(rxq->mem_pool);
1744                 if (unlikely(new_mb == NULL)) {
1745                         RTE_LOG(DEBUG, PMD, "RX mbuf alloc failed port_id=%u "
1746                                 "queue_id=%u\n", (unsigned)rxq->port_id,
1747                                 (unsigned)rxq->qidx);
1748                         nfp_net_mbuf_alloc_failed(rxq);
1749                         break;
1750                 }
1751
1752                 nb_hold++;
1753
1754                 /*
1755                  * Grab the mbuff and refill the descriptor with the
1756                  * previously allocated mbuff
1757                  */
1758                 mb = rxb->mbuf;
1759                 rxb->mbuf = new_mb;
1760
1761                 PMD_RX_LOG(DEBUG, "Packet len: %u, mbuf_size: %u\n",
1762                            rxds->rxd.data_len, rxq->mbuf_size);
1763
1764                 /* Size of this segment */
1765                 mb->data_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1766                 /* Size of the whole packet. We just support 1 segment */
1767                 mb->pkt_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1768
1769                 if (unlikely((mb->data_len + hw->rx_offset) >
1770                              rxq->mbuf_size)) {
1771                         /*
1772                          * This should not happen and the user has the
1773                          * responsibility of avoiding it. But we have
1774                          * to give some info about the error
1775                          */
1776                         RTE_LOG(ERR, PMD,
1777                                 "mbuf overflow likely due to the RX offset.\n"
1778                                 "\t\tYour mbuf size should have extra space for"
1779                                 " RX offset=%u bytes.\n"
1780                                 "\t\tCurrently you just have %u bytes available"
1781                                 " but the received packet is %u bytes long",
1782                                 hw->rx_offset,
1783                                 rxq->mbuf_size - hw->rx_offset,
1784                                 mb->data_len);
1785                         return -EINVAL;
1786                 }
1787
1788                 /* Filling the received mbuff with packet info */
1789                 if (hw->rx_offset)
1790                         mb->data_off = RTE_PKTMBUF_HEADROOM + hw->rx_offset;
1791                 else
1792                         mb->data_off = RTE_PKTMBUF_HEADROOM +
1793                                        NFP_DESC_META_LEN(rxds);
1794
1795                 /* No scatter mode supported */
1796                 mb->nb_segs = 1;
1797                 mb->next = NULL;
1798
1799                 /* Checking the RSS flag */
1800                 nfp_net_set_hash(rxq, rxds, mb);
1801
1802                 /* Checking the checksum flag */
1803                 nfp_net_rx_cksum(rxq, rxds, mb);
1804
1805                 /* Checking the port flag */
1806                 nfp_net_check_port(rxds, mb);
1807
1808                 if ((rxds->rxd.flags & PCIE_DESC_RX_VLAN) &&
1809                     (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN)) {
1810                         mb->vlan_tci = rte_cpu_to_le_32(rxds->rxd.vlan);
1811                         mb->ol_flags |= PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED;
1812                 }
1813
1814                 /* Adding the mbuff to the mbuff array passed by the app */
1815                 rx_pkts[avail++] = mb;
1816
1817                 /* Now resetting and updating the descriptor */
1818                 rxds->vals[0] = 0;
1819                 rxds->vals[1] = 0;
1820                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(new_mb));
1821                 rxds->fld.dd = 0;
1822                 rxds->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1823                 rxds->fld.dma_addr_lo = dma_addr & 0xffffffff;
1824
1825                 rxq->rd_p++;
1826         }
1827
1828         if (nb_hold == 0)
1829                 return nb_hold;
1830
1831         PMD_RX_LOG(DEBUG, "RX  port_id=%u queue_id=%u, %d packets received\n",
1832                    (unsigned)rxq->port_id, (unsigned)rxq->qidx, nb_hold);
1833
1834         nb_hold += rxq->nb_rx_hold;
1835
1836         /*
1837          * FL descriptors needs to be written before incrementing the
1838          * FL queue WR pointer
1839          */
1840         rte_wmb();
1841         if (nb_hold > rxq->rx_free_thresh) {
1842                 PMD_RX_LOG(DEBUG, "port=%u queue=%u nb_hold=%u avail=%u\n",
1843                            (unsigned)rxq->port_id, (unsigned)rxq->qidx,
1844                            (unsigned)nb_hold, (unsigned)avail);
1845                 nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, nb_hold);
1846                 nb_hold = 0;
1847         }
1848         rxq->nb_rx_hold = nb_hold;
1849
1850         return avail;
1851 }
1852
1853 /*
1854  * nfp_net_tx_free_bufs - Check for descriptors with a complete
1855  * status
1856  * @txq: TX queue to work with
1857  * Returns number of descriptors freed
1858  */
1859 int
1860 nfp_net_tx_free_bufs(struct nfp_net_txq *txq)
1861 {
1862         uint32_t qcp_rd_p;
1863         int todo;
1864
1865         PMD_TX_LOG(DEBUG, "queue %u. Check for descriptor with a complete"
1866                    " status\n", txq->qidx);
1867
1868         /* Work out how many packets have been sent */
1869         qcp_rd_p = nfp_qcp_read(txq->qcp_q, NFP_QCP_READ_PTR);
1870
1871         if (qcp_rd_p == txq->qcp_rd_p) {
1872                 PMD_TX_LOG(DEBUG, "queue %u: It seems harrier is not sending "
1873                            "packets (%u, %u)\n", txq->qidx,
1874                            qcp_rd_p, txq->qcp_rd_p);
1875                 return 0;
1876         }
1877
1878         if (qcp_rd_p > txq->qcp_rd_p)
1879                 todo = qcp_rd_p - txq->qcp_rd_p;
1880         else
1881                 todo = qcp_rd_p + txq->tx_count - txq->qcp_rd_p;
1882
1883         PMD_TX_LOG(DEBUG, "qcp_rd_p %u, txq->qcp_rd_p: %u, qcp->rd_p: %u\n",
1884                    qcp_rd_p, txq->qcp_rd_p, txq->rd_p);
1885
1886         if (todo == 0)
1887                 return todo;
1888
1889         txq->qcp_rd_p += todo;
1890         txq->qcp_rd_p %= txq->tx_count;
1891         txq->rd_p += todo;
1892
1893         return todo;
1894 }
1895
1896 /* Leaving always free descriptors for avoiding wrapping confusion */
1897 #define NFP_FREE_TX_DESC(t) (t->tx_count - (t->wr_p - t->rd_p) - 8)
1898
1899 /*
1900  * nfp_net_txq_full - Check if the TX queue free descriptors
1901  * is below tx_free_threshold
1902  *
1903  * @txq: TX queue to check
1904  *
1905  * This function uses the host copy* of read/write pointers
1906  */
1907 static inline
1908 int nfp_net_txq_full(struct nfp_net_txq *txq)
1909 {
1910         return NFP_FREE_TX_DESC(txq) < txq->tx_free_thresh;
1911 }
1912
1913 static uint16_t
1914 nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
1915 {
1916         struct nfp_net_txq *txq;
1917         struct nfp_net_hw *hw;
1918         struct nfp_net_tx_desc *txds;
1919         struct rte_mbuf *pkt;
1920         uint64_t dma_addr;
1921         int pkt_size, pkt_len, dma_size;
1922         uint16_t free_descs, issued_descs;
1923         struct rte_mbuf **lmbuf;
1924         int i;
1925
1926         txq = tx_queue;
1927         hw = txq->hw;
1928         txds = &txq->txds[txq->tail];
1929
1930         PMD_TX_LOG(DEBUG, "working for queue %u at pos %d and %u packets\n",
1931                    txq->qidx, txq->tail, nb_pkts);
1932
1933         if ((NFP_FREE_TX_DESC(txq) < nb_pkts) || (nfp_net_txq_full(txq)))
1934                 nfp_net_tx_free_bufs(txq);
1935
1936         free_descs = (uint16_t)NFP_FREE_TX_DESC(txq);
1937         if (unlikely(free_descs == 0))
1938                 return 0;
1939
1940         pkt = *tx_pkts;
1941
1942         i = 0;
1943         issued_descs = 0;
1944         PMD_TX_LOG(DEBUG, "queue: %u. Sending %u packets\n",
1945                    txq->qidx, nb_pkts);
1946         /* Sending packets */
1947         while ((i < nb_pkts) && free_descs) {
1948                 /* Grabbing the mbuf linked to the current descriptor */
1949                 lmbuf = &txq->txbufs[txq->tail].mbuf;
1950                 /* Warming the cache for releasing the mbuf later on */
1951                 RTE_MBUF_PREFETCH_TO_FREE(*lmbuf);
1952
1953                 pkt = *(tx_pkts + i);
1954
1955                 if (unlikely((pkt->nb_segs > 1) &&
1956                              !(hw->cap & NFP_NET_CFG_CTRL_GATHER))) {
1957                         PMD_INIT_LOG(INFO, "NFP_NET_CFG_CTRL_GATHER not set\n");
1958                         rte_panic("Multisegment packet unsupported\n");
1959                 }
1960
1961                 /* Checking if we have enough descriptors */
1962                 if (unlikely(pkt->nb_segs > free_descs))
1963                         goto xmit_end;
1964
1965                 /*
1966                  * Checksum and VLAN flags just in the first descriptor for a
1967                  * multisegment packet
1968                  */
1969
1970                 txds->data_len = pkt->pkt_len;
1971                 nfp_net_tx_cksum(txq, txds, pkt);
1972
1973                 if ((pkt->ol_flags & PKT_TX_VLAN_PKT) &&
1974                     (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)) {
1975                         txds->flags |= PCIE_DESC_TX_VLAN;
1976                         txds->vlan = pkt->vlan_tci;
1977                 }
1978
1979                 if (pkt->ol_flags & PKT_TX_TCP_SEG)
1980                         rte_panic("TSO is not supported\n");
1981
1982                 /*
1983                  * mbuf data_len is the data in one segment and pkt_len data
1984                  * in the whole packet. When the packet is just one segment,
1985                  * then data_len = pkt_len
1986                  */
1987                 pkt_size = pkt->pkt_len;
1988                 pkt_len = pkt->pkt_len;
1989
1990                 /* Releasing mbuf which was prefetched above */
1991                 if (*lmbuf)
1992                         rte_pktmbuf_free(*lmbuf);
1993                 /*
1994                  * Linking mbuf with descriptor for being released
1995                  * next time descriptor is used
1996                  */
1997                 *lmbuf = pkt;
1998
1999                 while (pkt_size) {
2000                         dma_size = pkt->data_len;
2001                         dma_addr = rte_mbuf_data_dma_addr(pkt);
2002                         PMD_TX_LOG(DEBUG, "Working with mbuf at dma address:"
2003                                    "%" PRIx64 "\n", dma_addr);
2004
2005                         /* Filling descriptors fields */
2006                         txds->dma_len = dma_size;
2007                         txds->data_len = pkt_len;
2008                         txds->dma_addr_hi = (dma_addr >> 32) & 0xff;
2009                         txds->dma_addr_lo = (dma_addr & 0xffffffff);
2010                         ASSERT(free_descs > 0);
2011                         free_descs--;
2012
2013                         txq->wr_p++;
2014                         txq->tail++;
2015                         if (unlikely(txq->tail == txq->tx_count)) /* wrapping?*/
2016                                 txq->tail = 0;
2017
2018                         pkt_size -= dma_size;
2019                         if (!pkt_size) {
2020                                 /* End of packet */
2021                                 txds->offset_eop |= PCIE_DESC_TX_EOP;
2022                         } else {
2023                                 txds->offset_eop &= PCIE_DESC_TX_OFFSET_MASK;
2024                                 pkt = pkt->next;
2025                         }
2026                         /* Referencing next free TX descriptor */
2027                         txds = &txq->txds[txq->tail];
2028                         issued_descs++;
2029                 }
2030                 i++;
2031         }
2032
2033 xmit_end:
2034         /* Increment write pointers. Force memory write before we let HW know */
2035         rte_wmb();
2036         nfp_qcp_ptr_add(txq->qcp_q, NFP_QCP_WRITE_PTR, issued_descs);
2037
2038         return i;
2039 }
2040
2041 static void
2042 nfp_net_vlan_offload_set(struct rte_eth_dev *dev, int mask)
2043 {
2044         uint32_t new_ctrl, update;
2045         struct nfp_net_hw *hw;
2046
2047         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2048         new_ctrl = 0;
2049
2050         if ((mask & ETH_VLAN_FILTER_OFFLOAD) ||
2051             (mask & ETH_VLAN_EXTEND_OFFLOAD))
2052                 RTE_LOG(INFO, PMD, "No support for ETH_VLAN_FILTER_OFFLOAD or"
2053                         " ETH_VLAN_EXTEND_OFFLOAD");
2054
2055         /* Enable vlan strip if it is not configured yet */
2056         if ((mask & ETH_VLAN_STRIP_OFFLOAD) &&
2057             !(hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2058                 new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_RXVLAN;
2059
2060         /* Disable vlan strip just if it is configured */
2061         if (!(mask & ETH_VLAN_STRIP_OFFLOAD) &&
2062             (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2063                 new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_RXVLAN;
2064
2065         if (new_ctrl == 0)
2066                 return;
2067
2068         update = NFP_NET_CFG_UPDATE_GEN;
2069
2070         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
2071                 return;
2072
2073         hw->ctrl = new_ctrl;
2074 }
2075
2076 /* Update Redirection Table(RETA) of Receive Side Scaling of Ethernet device */
2077 static int
2078 nfp_net_reta_update(struct rte_eth_dev *dev,
2079                     struct rte_eth_rss_reta_entry64 *reta_conf,
2080                     uint16_t reta_size)
2081 {
2082         uint32_t reta, mask;
2083         int i, j;
2084         int idx, shift;
2085         uint32_t update;
2086         struct nfp_net_hw *hw =
2087                 NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2088
2089         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2090                 return -EINVAL;
2091
2092         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2093                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2094                         "(%d) doesn't match the number hardware can supported "
2095                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2096                 return -EINVAL;
2097         }
2098
2099         /*
2100          * Update Redirection Table. There are 128 8bit-entries which can be
2101          * manage as 32 32bit-entries
2102          */
2103         for (i = 0; i < reta_size; i += 4) {
2104                 /* Handling 4 RSS entries per loop */
2105                 idx = i / RTE_RETA_GROUP_SIZE;
2106                 shift = i % RTE_RETA_GROUP_SIZE;
2107                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2108
2109                 if (!mask)
2110                         continue;
2111
2112                 reta = 0;
2113                 /* If all 4 entries were set, don't need read RETA register */
2114                 if (mask != 0xF)
2115                         reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + i);
2116
2117                 for (j = 0; j < 4; j++) {
2118                         if (!(mask & (0x1 << j)))
2119                                 continue;
2120                         if (mask != 0xF)
2121                                 /* Clearing the entry bits */
2122                                 reta &= ~(0xFF << (8 * j));
2123                         reta |= reta_conf[idx].reta[shift + j] << (8 * j);
2124                 }
2125                 nn_cfg_writel(hw, NFP_NET_CFG_RSS_ITBL + (idx * 64) + shift,
2126                               reta);
2127         }
2128
2129         update = NFP_NET_CFG_UPDATE_RSS;
2130
2131         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2132                 return -EIO;
2133
2134         return 0;
2135 }
2136
2137  /* Query Redirection Table(RETA) of Receive Side Scaling of Ethernet device. */
2138 static int
2139 nfp_net_reta_query(struct rte_eth_dev *dev,
2140                    struct rte_eth_rss_reta_entry64 *reta_conf,
2141                    uint16_t reta_size)
2142 {
2143         uint8_t i, j, mask;
2144         int idx, shift;
2145         uint32_t reta;
2146         struct nfp_net_hw *hw;
2147
2148         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2149
2150         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2151                 return -EINVAL;
2152
2153         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2154                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2155                         "(%d) doesn't match the number hardware can supported "
2156                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2157                 return -EINVAL;
2158         }
2159
2160         /*
2161          * Reading Redirection Table. There are 128 8bit-entries which can be
2162          * manage as 32 32bit-entries
2163          */
2164         for (i = 0; i < reta_size; i += 4) {
2165                 /* Handling 4 RSS entries per loop */
2166                 idx = i / RTE_RETA_GROUP_SIZE;
2167                 shift = i % RTE_RETA_GROUP_SIZE;
2168                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2169
2170                 if (!mask)
2171                         continue;
2172
2173                 reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + (idx * 64) +
2174                                     shift);
2175                 for (j = 0; j < 4; j++) {
2176                         if (!(mask & (0x1 << j)))
2177                                 continue;
2178                         reta_conf->reta[shift + j] =
2179                                 (uint8_t)((reta >> (8 * j)) & 0xF);
2180                 }
2181         }
2182         return 0;
2183 }
2184
2185 static int
2186 nfp_net_rss_hash_update(struct rte_eth_dev *dev,
2187                         struct rte_eth_rss_conf *rss_conf)
2188 {
2189         uint32_t update;
2190         uint32_t cfg_rss_ctrl = 0;
2191         uint8_t key;
2192         uint64_t rss_hf;
2193         int i;
2194         struct nfp_net_hw *hw;
2195
2196         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2197
2198         rss_hf = rss_conf->rss_hf;
2199
2200         /* Checking if RSS is enabled */
2201         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS)) {
2202                 if (rss_hf != 0) { /* Enable RSS? */
2203                         RTE_LOG(ERR, PMD, "RSS unsupported\n");
2204                         return -EINVAL;
2205                 }
2206                 return 0; /* Nothing to do */
2207         }
2208
2209         if (rss_conf->rss_key_len > NFP_NET_CFG_RSS_KEY_SZ) {
2210                 RTE_LOG(ERR, PMD, "hash key too long\n");
2211                 return -EINVAL;
2212         }
2213
2214         if (rss_hf & ETH_RSS_IPV4)
2215                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV4 |
2216                                 NFP_NET_CFG_RSS_IPV4_TCP |
2217                                 NFP_NET_CFG_RSS_IPV4_UDP;
2218
2219         if (rss_hf & ETH_RSS_IPV6)
2220                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV6 |
2221                                 NFP_NET_CFG_RSS_IPV6_TCP |
2222                                 NFP_NET_CFG_RSS_IPV6_UDP;
2223
2224         cfg_rss_ctrl |= NFP_NET_CFG_RSS_MASK;
2225         cfg_rss_ctrl |= NFP_NET_CFG_RSS_TOEPLITZ;
2226
2227         /* configuring where to apply the RSS hash */
2228         nn_cfg_writel(hw, NFP_NET_CFG_RSS_CTRL, cfg_rss_ctrl);
2229
2230         /* Writing the key byte a byte */
2231         for (i = 0; i < rss_conf->rss_key_len; i++) {
2232                 memcpy(&key, &rss_conf->rss_key[i], 1);
2233                 nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY + i, key);
2234         }
2235
2236         /* Writing the key size */
2237         nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY_SZ, rss_conf->rss_key_len);
2238
2239         update = NFP_NET_CFG_UPDATE_RSS;
2240
2241         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2242                 return -EIO;
2243
2244         return 0;
2245 }
2246
2247 static int
2248 nfp_net_rss_hash_conf_get(struct rte_eth_dev *dev,
2249                           struct rte_eth_rss_conf *rss_conf)
2250 {
2251         uint64_t rss_hf;
2252         uint32_t cfg_rss_ctrl;
2253         uint8_t key;
2254         int i;
2255         struct nfp_net_hw *hw;
2256
2257         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2258
2259         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2260                 return -EINVAL;
2261
2262         rss_hf = rss_conf->rss_hf;
2263         cfg_rss_ctrl = nn_cfg_readl(hw, NFP_NET_CFG_RSS_CTRL);
2264
2265         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4)
2266                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP;
2267
2268         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_TCP)
2269                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP;
2270
2271         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_TCP)
2272                 rss_hf |= ETH_RSS_NONFRAG_IPV6_TCP;
2273
2274         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_UDP)
2275                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP;
2276
2277         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_UDP)
2278                 rss_hf |= ETH_RSS_NONFRAG_IPV6_UDP;
2279
2280         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6)
2281                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP | ETH_RSS_NONFRAG_IPV6_UDP;
2282
2283         /* Reading the key size */
2284         rss_conf->rss_key_len = nn_cfg_readl(hw, NFP_NET_CFG_RSS_KEY_SZ);
2285
2286         /* Reading the key byte a byte */
2287         for (i = 0; i < rss_conf->rss_key_len; i++) {
2288                 key = nn_cfg_readb(hw, NFP_NET_CFG_RSS_KEY + i);
2289                 memcpy(&rss_conf->rss_key[i], &key, 1);
2290         }
2291
2292         return 0;
2293 }
2294
2295 /* Initialise and register driver with DPDK Application */
2296 static const struct eth_dev_ops nfp_net_eth_dev_ops = {
2297         .dev_configure          = nfp_net_configure,
2298         .dev_start              = nfp_net_start,
2299         .dev_stop               = nfp_net_stop,
2300         .dev_close              = nfp_net_close,
2301         .promiscuous_enable     = nfp_net_promisc_enable,
2302         .promiscuous_disable    = nfp_net_promisc_disable,
2303         .link_update            = nfp_net_link_update,
2304         .stats_get              = nfp_net_stats_get,
2305         .stats_reset            = nfp_net_stats_reset,
2306         .dev_infos_get          = nfp_net_infos_get,
2307         .dev_supported_ptypes_get = nfp_net_supported_ptypes_get,
2308         .mtu_set                = nfp_net_dev_mtu_set,
2309         .vlan_offload_set       = nfp_net_vlan_offload_set,
2310         .reta_update            = nfp_net_reta_update,
2311         .reta_query             = nfp_net_reta_query,
2312         .rss_hash_update        = nfp_net_rss_hash_update,
2313         .rss_hash_conf_get      = nfp_net_rss_hash_conf_get,
2314         .rx_queue_setup         = nfp_net_rx_queue_setup,
2315         .rx_queue_release       = nfp_net_rx_queue_release,
2316         .rx_queue_count         = nfp_net_rx_queue_count,
2317         .tx_queue_setup         = nfp_net_tx_queue_setup,
2318         .tx_queue_release       = nfp_net_tx_queue_release,
2319 };
2320
2321 static int
2322 nfp_net_init(struct rte_eth_dev *eth_dev)
2323 {
2324         struct rte_pci_device *pci_dev;
2325         struct nfp_net_hw *hw;
2326
2327         uint32_t tx_bar_off, rx_bar_off;
2328         uint32_t start_q;
2329         int stride = 4;
2330
2331         PMD_INIT_FUNC_TRACE();
2332
2333         hw = NFP_NET_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
2334
2335         eth_dev->dev_ops = &nfp_net_eth_dev_ops;
2336         eth_dev->rx_pkt_burst = &nfp_net_recv_pkts;
2337         eth_dev->tx_pkt_burst = &nfp_net_xmit_pkts;
2338
2339         /* For secondary processes, the primary has done all the work */
2340         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2341                 return 0;
2342
2343         pci_dev = eth_dev->pci_dev;
2344         rte_eth_copy_pci_info(eth_dev, pci_dev);
2345
2346         hw->device_id = pci_dev->id.device_id;
2347         hw->vendor_id = pci_dev->id.vendor_id;
2348         hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2349         hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2350
2351         PMD_INIT_LOG(DEBUG, "nfp_net: device (%u:%u) %u:%u:%u:%u\n",
2352                      pci_dev->id.vendor_id, pci_dev->id.device_id,
2353                      pci_dev->addr.domain, pci_dev->addr.bus,
2354                      pci_dev->addr.devid, pci_dev->addr.function);
2355
2356         hw->ctrl_bar = (uint8_t *)pci_dev->mem_resource[0].addr;
2357         if (hw->ctrl_bar == NULL) {
2358                 RTE_LOG(ERR, PMD,
2359                         "hw->ctrl_bar is NULL. BAR0 not configured\n");
2360                 return -ENODEV;
2361         }
2362         hw->max_rx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_RXRINGS);
2363         hw->max_tx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_TXRINGS);
2364
2365         /* Work out where in the BAR the queues start. */
2366         switch (pci_dev->id.device_id) {
2367         case PCI_DEVICE_ID_NFP6000_VF_NIC:
2368                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_TXQ);
2369                 tx_bar_off = NFP_PCIE_QUEUE(start_q);
2370                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_RXQ);
2371                 rx_bar_off = NFP_PCIE_QUEUE(start_q);
2372                 break;
2373         default:
2374                 RTE_LOG(ERR, PMD, "nfp_net: no device ID matching\n");
2375                 return -ENODEV;
2376         }
2377
2378         PMD_INIT_LOG(DEBUG, "tx_bar_off: 0x%08x\n", tx_bar_off);
2379         PMD_INIT_LOG(DEBUG, "rx_bar_off: 0x%08x\n", rx_bar_off);
2380
2381         hw->tx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + tx_bar_off;
2382         hw->rx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + rx_bar_off;
2383
2384         PMD_INIT_LOG(DEBUG, "ctrl_bar: %p, tx_bar: %p, rx_bar: %p\n",
2385                      hw->ctrl_bar, hw->tx_bar, hw->rx_bar);
2386
2387         nfp_net_cfg_queue_setup(hw);
2388
2389         /* Get some of the read-only fields from the config BAR */
2390         hw->ver = nn_cfg_readl(hw, NFP_NET_CFG_VERSION);
2391         hw->cap = nn_cfg_readl(hw, NFP_NET_CFG_CAP);
2392         hw->max_mtu = nn_cfg_readl(hw, NFP_NET_CFG_MAX_MTU);
2393         hw->mtu = hw->max_mtu;
2394
2395         if (NFD_CFG_MAJOR_VERSION_of(hw->ver) < 2)
2396                 hw->rx_offset = NFP_NET_RX_OFFSET;
2397         else
2398                 hw->rx_offset = nn_cfg_readl(hw, NFP_NET_CFG_RX_OFFSET_ADDR);
2399
2400         PMD_INIT_LOG(INFO, "VER: %#x, Maximum supported MTU: %d\n",
2401                      hw->ver, hw->max_mtu);
2402         PMD_INIT_LOG(INFO, "CAP: %#x, %s%s%s%s%s%s%s%s%s\n", hw->cap,
2403                      hw->cap & NFP_NET_CFG_CTRL_PROMISC ? "PROMISC " : "",
2404                      hw->cap & NFP_NET_CFG_CTRL_RXCSUM  ? "RXCSUM "  : "",
2405                      hw->cap & NFP_NET_CFG_CTRL_TXCSUM  ? "TXCSUM "  : "",
2406                      hw->cap & NFP_NET_CFG_CTRL_RXVLAN  ? "RXVLAN "  : "",
2407                      hw->cap & NFP_NET_CFG_CTRL_TXVLAN  ? "TXVLAN "  : "",
2408                      hw->cap & NFP_NET_CFG_CTRL_SCATTER ? "SCATTER " : "",
2409                      hw->cap & NFP_NET_CFG_CTRL_GATHER  ? "GATHER "  : "",
2410                      hw->cap & NFP_NET_CFG_CTRL_LSO     ? "TSO "     : "",
2411                      hw->cap & NFP_NET_CFG_CTRL_RSS     ? "RSS "     : "");
2412
2413         pci_dev = eth_dev->pci_dev;
2414         hw->ctrl = 0;
2415
2416         hw->stride_rx = stride;
2417         hw->stride_tx = stride;
2418
2419         PMD_INIT_LOG(INFO, "max_rx_queues: %u, max_tx_queues: %u\n",
2420                      hw->max_rx_queues, hw->max_tx_queues);
2421
2422         /* Initializing spinlock for reconfigs */
2423         rte_spinlock_init(&hw->reconfig_lock);
2424
2425         /* Allocating memory for mac addr */
2426         eth_dev->data->mac_addrs = rte_zmalloc("mac_addr", ETHER_ADDR_LEN, 0);
2427         if (eth_dev->data->mac_addrs == NULL) {
2428                 PMD_INIT_LOG(ERR, "Failed to space for MAC address");
2429                 return -ENOMEM;
2430         }
2431
2432         nfp_net_read_mac(hw);
2433
2434         if (!is_valid_assigned_ether_addr((struct ether_addr *)&hw->mac_addr))
2435                 /* Using random mac addresses for VFs */
2436                 eth_random_addr(&hw->mac_addr[0]);
2437
2438         /* Copying mac address to DPDK eth_dev struct */
2439         ether_addr_copy((struct ether_addr *)hw->mac_addr,
2440                         &eth_dev->data->mac_addrs[0]);
2441
2442         PMD_INIT_LOG(INFO, "port %d VendorID=0x%x DeviceID=0x%x "
2443                      "mac=%02x:%02x:%02x:%02x:%02x:%02x",
2444                      eth_dev->data->port_id, pci_dev->id.vendor_id,
2445                      pci_dev->id.device_id,
2446                      hw->mac_addr[0], hw->mac_addr[1], hw->mac_addr[2],
2447                      hw->mac_addr[3], hw->mac_addr[4], hw->mac_addr[5]);
2448
2449         /* Registering LSC interrupt handler */
2450         rte_intr_callback_register(&pci_dev->intr_handle,
2451                                    nfp_net_dev_interrupt_handler,
2452                                    (void *)eth_dev);
2453
2454         /* enable uio intr after callback register */
2455         rte_intr_enable(&pci_dev->intr_handle);
2456
2457         /* Telling the firmware about the LSC interrupt entry */
2458         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, NFP_NET_IRQ_LSC_IDX);
2459
2460         /* Recording current stats counters values */
2461         nfp_net_stats_reset(eth_dev);
2462
2463         return 0;
2464 }
2465
2466 static struct rte_pci_id pci_id_nfp_net_map[] = {
2467         {
2468                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2469                                PCI_DEVICE_ID_NFP6000_PF_NIC)
2470         },
2471         {
2472                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2473                                PCI_DEVICE_ID_NFP6000_VF_NIC)
2474         },
2475         {
2476                 .vendor_id = 0,
2477         },
2478 };
2479
2480 static struct eth_driver rte_nfp_net_pmd = {
2481         .pci_drv = {
2482                 .id_table = pci_id_nfp_net_map,
2483                 .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC |
2484                              RTE_PCI_DRV_DETACHABLE,
2485                 .probe = rte_eth_dev_pci_probe,
2486                 .remove = rte_eth_dev_pci_remove,
2487         },
2488         .eth_dev_init = nfp_net_init,
2489         .dev_private_size = sizeof(struct nfp_net_adapter),
2490 };
2491
2492 RTE_PMD_REGISTER_PCI(net_nfp, rte_nfp_net_pmd.pci_drv);
2493 RTE_PMD_REGISTER_PCI_TABLE(net_nfp, pci_id_nfp_net_map);
2494
2495 /*
2496  * Local variables:
2497  * c-file-style: "Linux"
2498  * indent-tabs-mode: t
2499  * End:
2500  */