drivers/net/sfc/base/ef10_ev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_STATS
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #if EFSYS_OPT_QSTATS
  16 #define EFX_EV_QSTAT_INCR(_eep, _stat)                                  \
  17         do {                                                            \
  18                 (_eep)->ee_stat[_stat]++;                               \
  19         _NOTE(CONSTANTCONDITION)                                        \
  20         } while (B_FALSE)
  21 #else
  22 #define EFX_EV_QSTAT_INCR(_eep, _stat)
  23 #endif
  24
  25 /*
  26  * Non-interrupting event queue requires interrrupting event queue to
  27  * refer to for wake-up events even if wake ups are never used.
  28  * It could be even non-allocated event queue.
  29  */
  30 #define EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX  (0)
  31
  32 static  __checkReturn   boolean_t
  33 ef10_ev_rx(
  34         __in            efx_evq_t *eep,
  35         __in            efx_qword_t *eqp,
  36         __in            const efx_ev_callbacks_t *eecp,
  37         __in_opt        void *arg);
  38
  39 static  __checkReturn   boolean_t
  40 ef10_ev_tx(
  41         __in            efx_evq_t *eep,
  42         __in            efx_qword_t *eqp,
  43         __in            const efx_ev_callbacks_t *eecp,
  44         __in_opt        void *arg);
  45
  46 static  __checkReturn   boolean_t
  47 ef10_ev_driver(
  48         __in            efx_evq_t *eep,
  49         __in            efx_qword_t *eqp,
  50         __in            const efx_ev_callbacks_t *eecp,
  51         __in_opt        void *arg);
  52
  53 static  __checkReturn   boolean_t
  54 ef10_ev_drv_gen(
  55         __in            efx_evq_t *eep,
  56         __in            efx_qword_t *eqp,
  57         __in            const efx_ev_callbacks_t *eecp,
  58         __in_opt        void *arg);
  59
  60 static  __checkReturn   boolean_t
  61 ef10_ev_mcdi(
  62         __in            efx_evq_t *eep,
  63         __in            efx_qword_t *eqp,
  64         __in            const efx_ev_callbacks_t *eecp,
  65         __in_opt        void *arg);
  66
  67
  68 static  __checkReturn   efx_rc_t
  69 efx_mcdi_set_evq_tmr(
  70         __in            efx_nic_t *enp,
  71         __in            uint32_t instance,
  72         __in            uint32_t mode,
  73         __in            uint32_t timer_ns)
  74 {
  75         efx_mcdi_req_t req;
  76         uint8_t payload[MAX(MC_CMD_SET_EVQ_TMR_IN_LEN,
  77                             MC_CMD_SET_EVQ_TMR_OUT_LEN)];
  78         efx_rc_t rc;
  79
  80         (void) memset(payload, 0, sizeof (payload));
  81         req.emr_cmd = MC_CMD_SET_EVQ_TMR;
  82         req.emr_in_buf = payload;
  83         req.emr_in_length = MC_CMD_SET_EVQ_TMR_IN_LEN;
  84         req.emr_out_buf = payload;
  85         req.emr_out_length = MC_CMD_SET_EVQ_TMR_OUT_LEN;
  86
  87         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_INSTANCE, instance);
  88         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_LOAD_REQ_NS, timer_ns);
  89         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_RELOAD_REQ_NS, timer_ns);
  90         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_MODE, mode);
  91
  92         efx_mcdi_execute(enp, &req);
  93
  94         if (req.emr_rc != 0) {
  95                 rc = req.emr_rc;
  96                 goto fail1;
  97         }
  98
  99         if (req.emr_out_length_used < MC_CMD_SET_EVQ_TMR_OUT_LEN) {
 100                 rc = EMSGSIZE;
 101                 goto fail2;
 102         }
 103
 104         return (0);
 105
 106 fail2:
 107         EFSYS_PROBE(fail2);
 108 fail1:
 109         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 110
 111         return (rc);
 112 }
 113
 114 static  __checkReturn   efx_rc_t
 115 efx_mcdi_init_evq(
 116         __in            efx_nic_t *enp,
 117         __in            unsigned int instance,
 118         __in            efsys_mem_t *esmp,
 119         __in            size_t nevs,
 120         __in            uint32_t irq,
 121         __in            uint32_t us,
 122         __in            uint32_t flags,
 123         __in            boolean_t low_latency)
 124 {
 125         efx_mcdi_req_t req;
 126         uint8_t payload[
 127             MAX(MC_CMD_INIT_EVQ_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 128                 MC_CMD_INIT_EVQ_OUT_LEN)];
 129         efx_qword_t *dma_addr;
 130         uint64_t addr;
 131         int npages;
 132         int i;
 133         boolean_t interrupting;
 134         int ev_cut_through;
 135         efx_rc_t rc;
 136
 137         npages = EFX_EVQ_NBUFS(nevs);
 138         if (MC_CMD_INIT_EVQ_IN_LEN(npages) > MC_CMD_INIT_EVQ_IN_LENMAX) {
 139                 rc = EINVAL;
 140                 goto fail1;
 141         }
 142
 143         (void) memset(payload, 0, sizeof (payload));
 144         req.emr_cmd = MC_CMD_INIT_EVQ;
 145         req.emr_in_buf = payload;
 146         req.emr_in_length = MC_CMD_INIT_EVQ_IN_LEN(npages);
 147         req.emr_out_buf = payload;
 148         req.emr_out_length = MC_CMD_INIT_EVQ_OUT_LEN;
 149
 150         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_SIZE, nevs);
 151         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_INSTANCE, instance);
 152         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_IRQ_NUM, irq);
 153
 154         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 155             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 156
 157         /*
 158          * On Huntington RX and TX event batching can only be requested together
 159          * (even if the datapath firmware doesn't actually support RX
 160          * batching). If event cut through is enabled no RX batching will occur.
 161          *
 162          * So always enable RX and TX event batching, and enable event cut
 163          * through if we want low latency operation.
 164          */
 165         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 166         case EFX_EVQ_FLAGS_TYPE_AUTO:
 167                 ev_cut_through = low_latency ? 1 : 0;
 168                 break;
 169         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 170                 ev_cut_through = 0;
 171                 break;
 172         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 173                 ev_cut_through = 1;
 174                 break;
 175         default:
 176                 rc = EINVAL;
 177                 goto fail2;
 178         }
 179         MCDI_IN_POPULATE_DWORD_6(req, INIT_EVQ_IN_FLAGS,
 180             INIT_EVQ_IN_FLAG_INTERRUPTING, interrupting,
 181             INIT_EVQ_IN_FLAG_RPTR_DOS, 0,
 182             INIT_EVQ_IN_FLAG_INT_ARMD, 0,
 183             INIT_EVQ_IN_FLAG_CUT_THRU, ev_cut_through,
 184             INIT_EVQ_IN_FLAG_RX_MERGE, 1,
 185             INIT_EVQ_IN_FLAG_TX_MERGE, 1);
 186
 187         /* If the value is zero then disable the timer */
 188         if (us == 0) {
 189                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 190                     MC_CMD_INIT_EVQ_IN_TMR_MODE_DIS);
 191                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, 0);
 192                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, 0);
 193         } else {
 194                 unsigned int ticks;
 195
 196                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 197                         goto fail3;
 198
 199                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 200                     MC_CMD_INIT_EVQ_IN_TMR_INT_HLDOFF);
 201                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, ticks);
 202                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, ticks);
 203         }
 204
 205         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_MODE,
 206             MC_CMD_INIT_EVQ_IN_COUNT_MODE_DIS);
 207         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_THRSHLD, 0);
 208
 209         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_IN_DMA_ADDR);
 210         addr = EFSYS_MEM_ADDR(esmp);
 211
 212         for (i = 0; i < npages; i++) {
 213                 EFX_POPULATE_QWORD_2(*dma_addr,
 214                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 215                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 216
 217                 dma_addr++;
 218                 addr += EFX_BUF_SIZE;
 219         }
 220
 221         efx_mcdi_execute(enp, &req);
 222
 223         if (req.emr_rc != 0) {
 224                 rc = req.emr_rc;
 225                 goto fail4;
 226         }
 227
 228         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_OUT_LEN) {
 229                 rc = EMSGSIZE;
 230                 goto fail5;
 231         }
 232
 233         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 234
 235         return (0);
 236
 237 fail5:
 238         EFSYS_PROBE(fail5);
 239 fail4:
 240         EFSYS_PROBE(fail4);
 241 fail3:
 242         EFSYS_PROBE(fail3);
 243 fail2:
 244         EFSYS_PROBE(fail2);
 245 fail1:
 246         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 247
 248         return (rc);
 249 }
 250
 251
 252 static  __checkReturn   efx_rc_t
 253 efx_mcdi_init_evq_v2(
 254         __in            efx_nic_t *enp,
 255         __in            unsigned int instance,
 256         __in            efsys_mem_t *esmp,
 257         __in            size_t nevs,
 258         __in            uint32_t irq,
 259         __in            uint32_t us,
 260         __in            uint32_t flags)
 261 {
 262         efx_mcdi_req_t req;
 263         uint8_t payload[
 264                 MAX(MC_CMD_INIT_EVQ_V2_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 265                     MC_CMD_INIT_EVQ_V2_OUT_LEN)];
 266         boolean_t interrupting;
 267         unsigned int evq_type;
 268         efx_qword_t *dma_addr;
 269         uint64_t addr;
 270         int npages;
 271         int i;
 272         efx_rc_t rc;
 273
 274         npages = EFX_EVQ_NBUFS(nevs);
 275         if (MC_CMD_INIT_EVQ_V2_IN_LEN(npages) > MC_CMD_INIT_EVQ_V2_IN_LENMAX) {
 276                 rc = EINVAL;
 277                 goto fail1;
 278         }
 279
 280         (void) memset(payload, 0, sizeof (payload));
 281         req.emr_cmd = MC_CMD_INIT_EVQ;
 282         req.emr_in_buf = payload;
 283         req.emr_in_length = MC_CMD_INIT_EVQ_V2_IN_LEN(npages);
 284         req.emr_out_buf = payload;
 285         req.emr_out_length = MC_CMD_INIT_EVQ_V2_OUT_LEN;
 286
 287         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_SIZE, nevs);
 288         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_INSTANCE, instance);
 289         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_IRQ_NUM, irq);
 290
 291         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 292             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 293
 294         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 295         case EFX_EVQ_FLAGS_TYPE_AUTO:
 296                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_AUTO;
 297                 break;
 298         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 299                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_THROUGHPUT;
 300                 break;
 301         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 302                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_LOW_LATENCY;
 303                 break;
 304         default:
 305                 rc = EINVAL;
 306                 goto fail2;
 307         }
 308         MCDI_IN_POPULATE_DWORD_4(req, INIT_EVQ_V2_IN_FLAGS,
 309             INIT_EVQ_V2_IN_FLAG_INTERRUPTING, interrupting,
 310             INIT_EVQ_V2_IN_FLAG_RPTR_DOS, 0,
 311             INIT_EVQ_V2_IN_FLAG_INT_ARMD, 0,
 312             INIT_EVQ_V2_IN_FLAG_TYPE, evq_type);
 313
 314         /* If the value is zero then disable the timer */
 315         if (us == 0) {
 316                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 317                     MC_CMD_INIT_EVQ_V2_IN_TMR_MODE_DIS);
 318                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, 0);
 319                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, 0);
 320         } else {
 321                 unsigned int ticks;
 322
 323                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 324                         goto fail3;
 325
 326                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 327                     MC_CMD_INIT_EVQ_V2_IN_TMR_INT_HLDOFF);
 328                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, ticks);
 329                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, ticks);
 330         }
 331
 332         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_MODE,
 333             MC_CMD_INIT_EVQ_V2_IN_COUNT_MODE_DIS);
 334         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_THRSHLD, 0);
 335
 336         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_V2_IN_DMA_ADDR);
 337         addr = EFSYS_MEM_ADDR(esmp);
 338
 339         for (i = 0; i < npages; i++) {
 340                 EFX_POPULATE_QWORD_2(*dma_addr,
 341                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 342                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 343
 344                 dma_addr++;
 345                 addr += EFX_BUF_SIZE;
 346         }
 347
 348         efx_mcdi_execute(enp, &req);
 349
 350         if (req.emr_rc != 0) {
 351                 rc = req.emr_rc;
 352                 goto fail4;
 353         }
 354
 355         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_V2_OUT_LEN) {
 356                 rc = EMSGSIZE;
 357                 goto fail5;
 358         }
 359
 360         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 361
 362         EFSYS_PROBE1(mcdi_evq_flags, uint32_t,
 363                     MCDI_OUT_DWORD(req, INIT_EVQ_V2_OUT_FLAGS));
 364
 365         return (0);
 366
 367 fail5:
 368         EFSYS_PROBE(fail5);
 369 fail4:
 370         EFSYS_PROBE(fail4);
 371 fail3:
 372         EFSYS_PROBE(fail3);
 373 fail2:
 374         EFSYS_PROBE(fail2);
 375 fail1:
 376         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 377
 378         return (rc);
 379 }
 380
 381 static  __checkReturn   efx_rc_t
 382 efx_mcdi_fini_evq(
 383         __in            efx_nic_t *enp,
 384         __in            uint32_t instance)
 385 {
 386         efx_mcdi_req_t req;
 387         uint8_t payload[MAX(MC_CMD_FINI_EVQ_IN_LEN,
 388                             MC_CMD_FINI_EVQ_OUT_LEN)];
 389         efx_rc_t rc;
 390
 391         (void) memset(payload, 0, sizeof (payload));
 392         req.emr_cmd = MC_CMD_FINI_EVQ;
 393         req.emr_in_buf = payload;
 394         req.emr_in_length = MC_CMD_FINI_EVQ_IN_LEN;
 395         req.emr_out_buf = payload;
 396         req.emr_out_length = MC_CMD_FINI_EVQ_OUT_LEN;
 397
 398         MCDI_IN_SET_DWORD(req, FINI_EVQ_IN_INSTANCE, instance);
 399
 400         efx_mcdi_execute_quiet(enp, &req);
 401
 402         if (req.emr_rc != 0) {
 403                 rc = req.emr_rc;
 404                 goto fail1;
 405         }
 406
 407         return (0);
 408
 409 fail1:
 410         /*
 411          * EALREADY is not an error, but indicates that the MC has rebooted and
 412          * that the EVQ has already been destroyed.
 413          */
 414         if (rc != EALREADY)
 415                 EFSYS_PROBE1(fail1, efx_rc_t, rc);
 416
 417         return (rc);
 418 }
 419
 420
 421
 422         __checkReturn   efx_rc_t
 423 ef10_ev_init(
 424         __in            efx_nic_t *enp)
 425 {
 426         _NOTE(ARGUNUSED(enp))
 427         return (0);
 428 }
 429
 430                         void
 431 ef10_ev_fini(
 432         __in            efx_nic_t *enp)
 433 {
 434         _NOTE(ARGUNUSED(enp))
 435 }
 436
 437         __checkReturn   efx_rc_t
 438 ef10_ev_qcreate(
 439         __in            efx_nic_t *enp,
 440         __in            unsigned int index,
 441         __in            efsys_mem_t *esmp,
 442         __in            size_t ndescs,
 443         __in            uint32_t id,
 444         __in            uint32_t us,
 445         __in            uint32_t flags,
 446         __in            efx_evq_t *eep)
 447 {
 448         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 449         uint32_t irq;
 450         efx_rc_t rc;
 451
 452         _NOTE(ARGUNUSED(id))    /* buftbl id managed by MC */
 453         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MAXNEVS));
 454         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MINNEVS));
 455
 456         if (!ISP2(ndescs) ||
 457             (ndescs < EFX_EVQ_MINNEVS) || (ndescs > EFX_EVQ_MAXNEVS)) {
 458                 rc = EINVAL;
 459                 goto fail1;
 460         }
 461
 462         if (index >= encp->enc_evq_limit) {
 463                 rc = EINVAL;
 464                 goto fail2;
 465         }
 466
 467         if (us > encp->enc_evq_timer_max_us) {
 468                 rc = EINVAL;
 469                 goto fail3;
 470         }
 471
 472         /* Set up the handler table */
 473         eep->ee_rx      = ef10_ev_rx;
 474         eep->ee_tx      = ef10_ev_tx;
 475         eep->ee_driver  = ef10_ev_driver;
 476         eep->ee_drv_gen = ef10_ev_drv_gen;
 477         eep->ee_mcdi    = ef10_ev_mcdi;
 478
 479         /* Set up the event queue */
 480         /* INIT_EVQ expects function-relative vector number */
 481         if ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 482             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT) {
 483                 irq = index;
 484         } else if (index == EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX) {
 485                 irq = index;
 486                 flags = (flags & ~EFX_EVQ_FLAGS_NOTIFY_MASK) |
 487                     EFX_EVQ_FLAGS_NOTIFY_INTERRUPT;
 488         } else {
 489                 irq = EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX;
 490         }
 491
 492         /*
 493          * Interrupts may be raised for events immediately after the queue is
 494          * created. See bug58606.
 495          */
 496
 497         if (encp->enc_init_evq_v2_supported) {
 498                 /*
 499                  * On Medford the low latency license is required to enable RX
 500                  * and event cut through and to disable RX batching.  If event
 501                  * queue type in flags is auto, we let the firmware decide the
 502                  * settings to use. If the adapter has a low latency license,
 503                  * it will choose the best settings for low latency, otherwise
 504                  * it will choose the best settings for throughput.
 505                  */
 506                 rc = efx_mcdi_init_evq_v2(enp, index, esmp, ndescs, irq, us,
 507                     flags);
 508                 if (rc != 0)
 509                         goto fail4;
 510         } else {
 511                 /*
 512                  * On Huntington we need to specify the settings to use.
 513                  * If event queue type in flags is auto, we favour throughput
 514                  * if the adapter is running virtualization supporting firmware
 515                  * (i.e. the full featured firmware variant)
 516                  * and latency otherwise. The Ethernet Virtual Bridging
 517                  * capability is used to make this decision. (Note though that
 518                  * the low latency firmware variant is also best for
 519                  * throughput and corresponding type should be specified
 520                  * to choose it.)
 521                  */
 522                 boolean_t low_latency = encp->enc_datapath_cap_evb ? 0 : 1;
 523                 rc = efx_mcdi_init_evq(enp, index, esmp, ndescs, irq, us, flags,
 524                     low_latency);
 525                 if (rc != 0)
 526                         goto fail5;
 527         }
 528
 529         return (0);
 530
 531 fail5:
 532         EFSYS_PROBE(fail5);
 533 fail4:
 534         EFSYS_PROBE(fail4);
 535 fail3:
 536         EFSYS_PROBE(fail3);
 537 fail2:
 538         EFSYS_PROBE(fail2);
 539 fail1:
 540         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 541
 542         return (rc);
 543 }
 544
 545                         void
 546 ef10_ev_qdestroy(
 547         __in            efx_evq_t *eep)
 548 {
 549         efx_nic_t *enp = eep->ee_enp;
 550
 551         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 552             enp->en_family == EFX_FAMILY_MEDFORD ||
 553             enp->en_family == EFX_FAMILY_MEDFORD2);
 554
 555         (void) efx_mcdi_fini_evq(enp, eep->ee_index);
 556 }
 557
 558         __checkReturn   efx_rc_t
 559 ef10_ev_qprime(
 560         __in            efx_evq_t *eep,
 561         __in            unsigned int count)
 562 {
 563         efx_nic_t *enp = eep->ee_enp;
 564         uint32_t rptr;
 565         efx_dword_t dword;
 566
 567         rptr = count & eep->ee_mask;
 568
 569         if (enp->en_nic_cfg.enc_bug35388_workaround) {
 570                 EFX_STATIC_ASSERT(EFX_EVQ_MINNEVS >
 571                     (1 << ERF_DD_EVQ_IND_RPTR_WIDTH));
 572                 EFX_STATIC_ASSERT(EFX_EVQ_MAXNEVS <
 573                     (1 << 2 * ERF_DD_EVQ_IND_RPTR_WIDTH));
 574
 575                 EFX_POPULATE_DWORD_2(dword,
 576                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 577                     EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH,
 578                     ERF_DD_EVQ_IND_RPTR,
 579                     (rptr >> ERF_DD_EVQ_IND_RPTR_WIDTH));
 580                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 581                     &dword, B_FALSE);
 582
 583                 EFX_POPULATE_DWORD_2(dword,
 584                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 585                     EFE_DD_EVQ_IND_RPTR_FLAGS_LOW,
 586                     ERF_DD_EVQ_IND_RPTR,
 587                     rptr & ((1 << ERF_DD_EVQ_IND_RPTR_WIDTH) - 1));
 588                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 589                     &dword, B_FALSE);
 590         } else {
 591                 EFX_POPULATE_DWORD_1(dword, ERF_DZ_EVQ_RPTR, rptr);
 592                 EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_RPTR_REG, eep->ee_index,
 593                     &dword, B_FALSE);
 594         }
 595
 596         return (0);
 597 }
 598
 599 static  __checkReturn   efx_rc_t
 600 efx_mcdi_driver_event(
 601         __in            efx_nic_t *enp,
 602         __in            uint32_t evq,
 603         __in            efx_qword_t data)
 604 {
 605         efx_mcdi_req_t req;
 606         uint8_t payload[MAX(MC_CMD_DRIVER_EVENT_IN_LEN,
 607                             MC_CMD_DRIVER_EVENT_OUT_LEN)];
 608         efx_rc_t rc;
 609
 610         req.emr_cmd = MC_CMD_DRIVER_EVENT;
 611         req.emr_in_buf = payload;
 612         req.emr_in_length = MC_CMD_DRIVER_EVENT_IN_LEN;
 613         req.emr_out_buf = payload;
 614         req.emr_out_length = MC_CMD_DRIVER_EVENT_OUT_LEN;
 615
 616         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_EVQ, evq);
 617
 618         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_LO,
 619             EFX_QWORD_FIELD(data, EFX_DWORD_0));
 620         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_HI,
 621             EFX_QWORD_FIELD(data, EFX_DWORD_1));
 622
 623         efx_mcdi_execute(enp, &req);
 624
 625         if (req.emr_rc != 0) {
 626                 rc = req.emr_rc;
 627                 goto fail1;
 628         }
 629
 630         return (0);
 631
 632 fail1:
 633         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 634
 635         return (rc);
 636 }
 637
 638                         void
 639 ef10_ev_qpost(
 640         __in    efx_evq_t *eep,
 641         __in    uint16_t data)
 642 {
 643         efx_nic_t *enp = eep->ee_enp;
 644         efx_qword_t event;
 645
 646         EFX_POPULATE_QWORD_3(event,
 647             ESF_DZ_DRV_CODE, ESE_DZ_EV_CODE_DRV_GEN_EV,
 648             ESF_DZ_DRV_SUB_CODE, 0,
 649             ESF_DZ_DRV_SUB_DATA_DW0, (uint32_t)data);
 650
 651         (void) efx_mcdi_driver_event(enp, eep->ee_index, event);
 652 }
 653
 654         __checkReturn   efx_rc_t
 655 ef10_ev_qmoderate(
 656         __in            efx_evq_t *eep,
 657         __in            unsigned int us)
 658 {
 659         efx_nic_t *enp = eep->ee_enp;
 660         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 661         efx_dword_t dword;
 662         uint32_t mode;
 663         efx_rc_t rc;
 664
 665         /* Check that hardware and MCDI use the same timer MODE values */
 666         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_DIS ==
 667             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_DIS);
 668         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_IMMED_START ==
 669             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_IMMED_START);
 670         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_TRIG_START ==
 671             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_TRIG_START);
 672         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_INT_HLDOFF ==
 673             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_INT_HLDOFF);
 674
 675         if (us > encp->enc_evq_timer_max_us) {
 676                 rc = EINVAL;
 677                 goto fail1;
 678         }
 679
 680         /* If the value is zero then disable the timer */
 681         if (us == 0) {
 682                 mode = FFE_CZ_TIMER_MODE_DIS;
 683         } else {
 684                 mode = FFE_CZ_TIMER_MODE_INT_HLDOFF;
 685         }
 686
 687         if (encp->enc_bug61265_workaround) {
 688                 uint32_t ns = us * 1000;
 689
 690                 rc = efx_mcdi_set_evq_tmr(enp, eep->ee_index, mode, ns);
 691                 if (rc != 0)
 692                         goto fail2;
 693         } else {
 694                 unsigned int ticks;
 695
 696                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 697                         goto fail3;
 698
 699                 if (encp->enc_bug35388_workaround) {
 700                         EFX_POPULATE_DWORD_3(dword,
 701                             ERF_DD_EVQ_IND_TIMER_FLAGS,
 702                             EFE_DD_EVQ_IND_TIMER_FLAGS,
 703                             ERF_DD_EVQ_IND_TIMER_MODE, mode,
 704                             ERF_DD_EVQ_IND_TIMER_VAL, ticks);
 705                         EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT,
 706                             eep->ee_index, &dword, 0);
 707                 } else {
 708                         /*
 709                          * NOTE: The TMR_REL field introduced in Medford2 is
 710                          * ignored on earlier EF10 controllers. See bug66418
 711                          * comment 9 for details.
 712                          */
 713                         EFX_POPULATE_DWORD_3(dword,
 714                             ERF_DZ_TC_TIMER_MODE, mode,
 715                             ERF_DZ_TC_TIMER_VAL, ticks,
 716                             ERF_FZ_TC_TMR_REL_VAL, ticks);
 717                         EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_TMR_REG,
 718                             eep->ee_index, &dword, 0);
 719                 }
 720         }
 721
 722         return (0);
 723
 724 fail3:
 725         EFSYS_PROBE(fail3);
 726 fail2:
 727         EFSYS_PROBE(fail2);
 728 fail1:
 729         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 730
 731         return (rc);
 732 }
 733
 734
 735 #if EFSYS_OPT_QSTATS
 736                         void
 737 ef10_ev_qstats_update(
 738         __in                            efx_evq_t *eep,
 739         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat)
 740 {
 741         unsigned int id;
 742
 743         for (id = 0; id < EV_NQSTATS; id++) {
 744                 efsys_stat_t *essp = &stat[id];
 745
 746                 EFSYS_STAT_INCR(essp, eep->ee_stat[id]);
 747                 eep->ee_stat[id] = 0;
 748         }
 749 }
 750 #endif /* EFSYS_OPT_QSTATS */
 751
 752 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 753
 754 static  __checkReturn   boolean_t
 755 ef10_ev_rx_packed_stream(
 756         __in            efx_evq_t *eep,
 757         __in            efx_qword_t *eqp,
 758         __in            const efx_ev_callbacks_t *eecp,
 759         __in_opt        void *arg)
 760 {
 761         uint32_t label;
 762         uint32_t pkt_count_lbits;
 763         uint16_t flags;
 764         boolean_t should_abort;
 765         efx_evq_rxq_state_t *eersp;
 766         unsigned int pkt_count;
 767         unsigned int current_id;
 768         boolean_t new_buffer;
 769
 770         pkt_count_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 771         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 772         new_buffer = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_EV_ROTATE);
 773
 774         flags = 0;
 775
 776         eersp = &eep->ee_rxq_state[label];
 777
 778         /*
 779          * RX_DSC_PTR_LBITS has least significant bits of the global
 780          * (not per-buffer) packet counter. It is guaranteed that
 781          * maximum number of completed packets fits in lbits-mask.
 782          * So, modulo lbits-mask arithmetic should be used to calculate
 783          * packet counter increment.
 784          */
 785         pkt_count = (pkt_count_lbits - eersp->eers_rx_stream_npackets) &
 786             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 787         eersp->eers_rx_stream_npackets += pkt_count;
 788
 789         if (new_buffer) {
 790                 flags |= EFX_PKT_PACKED_STREAM_NEW_BUFFER;
 791 #if EFSYS_OPT_RX_PACKED_STREAM
 792                 /*
 793                  * If both packed stream and equal stride super-buffer
 794                  * modes are compiled in, in theory credits should be
 795                  * be maintained for packed stream only, but right now
 796                  * these modes are not distinguished in the event queue
 797                  * Rx queue state and it is OK to increment the counter
 798                  * regardless (it might be event cheaper than branching
 799                  * since neighbour structure member are updated as well).
 800                  */
 801                 eersp->eers_rx_packed_stream_credits++;
 802 #endif
 803                 eersp->eers_rx_read_ptr++;
 804         }
 805         current_id = eersp->eers_rx_read_ptr & eersp->eers_rx_mask;
 806
 807         /* Check for errors that invalidate checksum and L3/L4 fields */
 808         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 809                 /* RX frame truncated */
 810                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 811                 flags |= EFX_DISCARD;
 812                 goto deliver;
 813         }
 814         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 815                 /* Bad Ethernet frame CRC */
 816                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 817                 flags |= EFX_DISCARD;
 818                 goto deliver;
 819         }
 820
 821         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 822                 flags |= EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE;
 823                 goto deliver;
 824         }
 825
 826         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR))
 827                 EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 828
 829         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR))
 830                 EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 831
 832 deliver:
 833         /* If we're not discarding the packet then it is ok */
 834         if (~flags & EFX_DISCARD)
 835                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 836
 837         EFSYS_ASSERT(eecp->eec_rx_ps != NULL);
 838         should_abort = eecp->eec_rx_ps(arg, label, current_id, pkt_count,
 839             flags);
 840
 841         return (should_abort);
 842 }
 843
 844 #endif /* EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER */
 845
 846 static  __checkReturn   boolean_t
 847 ef10_ev_rx(
 848         __in            efx_evq_t *eep,
 849         __in            efx_qword_t *eqp,
 850         __in            const efx_ev_callbacks_t *eecp,
 851         __in_opt        void *arg)
 852 {
 853         efx_nic_t *enp = eep->ee_enp;
 854         uint32_t size;
 855         uint32_t label;
 856         uint32_t mac_class;
 857         uint32_t eth_tag_class;
 858         uint32_t l3_class;
 859         uint32_t l4_class;
 860         uint32_t next_read_lbits;
 861         uint16_t flags;
 862         boolean_t cont;
 863         boolean_t should_abort;
 864         efx_evq_rxq_state_t *eersp;
 865         unsigned int desc_count;
 866         unsigned int last_used_id;
 867
 868         EFX_EV_QSTAT_INCR(eep, EV_RX);
 869
 870         /* Discard events after RXQ/TXQ errors */
 871         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
 872                 return (B_FALSE);
 873
 874         /* Basic packet information */
 875         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 876         eersp = &eep->ee_rxq_state[label];
 877
 878 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 879         /*
 880          * Packed stream events are very different,
 881          * so handle them separately
 882          */
 883         if (eersp->eers_rx_packed_stream)
 884                 return (ef10_ev_rx_packed_stream(eep, eqp, eecp, arg));
 885 #endif
 886
 887         size = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_BYTES);
 888         cont = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_CONT);
 889         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 890         eth_tag_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ETH_TAG_CLASS);
 891         mac_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_MAC_CLASS);
 892         l3_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L3_CLASS);
 893
 894         /*
 895          * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is only
 896          * 2 bits wide on Medford2. Check it is safe to use the Medford2 field
 897          * and values for all EF10 controllers.
 898          */
 899         EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN == ESF_DE_RX_L4_CLASS_LBN);
 900         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 901         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 902         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN == ESE_DE_L4_CLASS_UNKNOWN);
 903
 904         l4_class = EFX_QWORD_FIELD(*eqp, ESF_FZ_RX_L4_CLASS);
 905
 906         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DROP_EVENT) != 0) {
 907                 /* Drop this event */
 908                 return (B_FALSE);
 909         }
 910         flags = 0;
 911
 912         if (cont != 0) {
 913                 /*
 914                  * This may be part of a scattered frame, or it may be a
 915                  * truncated frame if scatter is disabled on this RXQ.
 916                  * Overlength frames can be received if e.g. a VF is configured
 917                  * for 1500 MTU but connected to a port set to 9000 MTU
 918                  * (see bug56567).
 919                  * FIXME: There is not yet any driver that supports scatter on
 920                  * Huntington.  Scatter support is required for OSX.
 921                  */
 922                 flags |= EFX_PKT_CONT;
 923         }
 924
 925         if (mac_class == ESE_DZ_MAC_CLASS_UCAST)
 926                 flags |= EFX_PKT_UNICAST;
 927
 928         /* Increment the count of descriptors read */
 929         desc_count = (next_read_lbits - eersp->eers_rx_read_ptr) &
 930             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 931         eersp->eers_rx_read_ptr += desc_count;
 932
 933         /*
 934          * FIXME: add error checking to make sure this a batched event.
 935          * This could also be an aborted scatter, see Bug36629.
 936          */
 937         if (desc_count > 1) {
 938                 EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 939                 flags |= EFX_PKT_PREFIX_LEN;
 940         }
 941
 942         /* Calculate the index of the last descriptor consumed */
 943         last_used_id = (eersp->eers_rx_read_ptr - 1) & eersp->eers_rx_mask;
 944
 945         /* Check for errors that invalidate checksum and L3/L4 fields */
 946         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 947                 /* RX frame truncated */
 948                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 949                 flags |= EFX_DISCARD;
 950                 goto deliver;
 951         }
 952         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 953                 /* Bad Ethernet frame CRC */
 954                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 955                 flags |= EFX_DISCARD;
 956                 goto deliver;
 957         }
 958         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 959                 /*
 960                  * Hardware parse failed, due to malformed headers
 961                  * or headers that are too long for the parser.
 962                  * Headers and checksums must be validated by the host.
 963                  */
 964                 /* TODO: EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE); */
 965                 goto deliver;
 966         }
 967
 968         if ((eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN1) ||
 969             (eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN2)) {
 970                 flags |= EFX_PKT_VLAN_TAGGED;
 971         }
 972
 973         switch (l3_class) {
 974         case ESE_DZ_L3_CLASS_IP4:
 975         case ESE_DZ_L3_CLASS_IP4_FRAG:
 976                 flags |= EFX_PKT_IPV4;
 977                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR)) {
 978                         EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 979                 } else {
 980                         flags |= EFX_CKSUM_IPV4;
 981                 }
 982
 983                 /*
 984                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
 985                  * only 2 bits wide on Medford2. Check it is safe to use the
 986                  * Medford2 field and values for all EF10 controllers.
 987                  */
 988                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
 989                     ESF_DE_RX_L4_CLASS_LBN);
 990                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 991                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 992                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
 993                     ESE_DE_L4_CLASS_UNKNOWN);
 994
 995                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
 996                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV4);
 997                         flags |= EFX_PKT_TCP;
 998                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
 999                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV4);
1000                         flags |= EFX_PKT_UDP;
1001                 } else {
1002                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV4);
1003                 }
1004                 break;
1005
1006         case ESE_DZ_L3_CLASS_IP6:
1007         case ESE_DZ_L3_CLASS_IP6_FRAG:
1008                 flags |= EFX_PKT_IPV6;
1009
1010                 /*
1011                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
1012                  * only 2 bits wide on Medford2. Check it is safe to use the
1013                  * Medford2 field and values for all EF10 controllers.
1014                  */
1015                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
1016                     ESF_DE_RX_L4_CLASS_LBN);
1017                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
1018                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
1019                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
1020                     ESE_DE_L4_CLASS_UNKNOWN);
1021
1022                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
1023                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV6);
1024                         flags |= EFX_PKT_TCP;
1025                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
1026                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV6);
1027                         flags |= EFX_PKT_UDP;
1028                 } else {
1029                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV6);
1030                 }
1031                 break;
1032
1033         default:
1034                 EFX_EV_QSTAT_INCR(eep, EV_RX_NON_IP);
1035                 break;
1036         }
1037
1038         if (flags & (EFX_PKT_TCP | EFX_PKT_UDP)) {
1039                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR)) {
1040                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
1041                 } else {
1042                         flags |= EFX_CKSUM_TCPUDP;
1043                 }
1044         }
1045
1046 deliver:
1047         /* If we're not discarding the packet then it is ok */
1048         if (~flags & EFX_DISCARD)
1049                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
1050
1051         EFSYS_ASSERT(eecp->eec_rx != NULL);
1052         should_abort = eecp->eec_rx(arg, label, last_used_id, size, flags);
1053
1054         return (should_abort);
1055 }
1056
1057 static  __checkReturn   boolean_t
1058 ef10_ev_tx(
1059         __in            efx_evq_t *eep,
1060         __in            efx_qword_t *eqp,
1061         __in            const efx_ev_callbacks_t *eecp,
1062         __in_opt        void *arg)
1063 {
1064         efx_nic_t *enp = eep->ee_enp;
1065         uint32_t id;
1066         uint32_t label;
1067         boolean_t should_abort;
1068
1069         EFX_EV_QSTAT_INCR(eep, EV_TX);
1070
1071         /* Discard events after RXQ/TXQ errors */
1072         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
1073                 return (B_FALSE);
1074
1075         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DROP_EVENT) != 0) {
1076                 /* Drop this event */
1077                 return (B_FALSE);
1078         }
1079
1080         /* Per-packet TX completion (was per-descriptor for Falcon/Siena) */
1081         id = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DESCR_INDX);
1082         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_QLABEL);
1083
1084         EFSYS_PROBE2(tx_complete, uint32_t, label, uint32_t, id);
1085
1086         EFSYS_ASSERT(eecp->eec_tx != NULL);
1087         should_abort = eecp->eec_tx(arg, label, id);
1088
1089         return (should_abort);
1090 }
1091
1092 static  __checkReturn   boolean_t
1093 ef10_ev_driver(
1094         __in            efx_evq_t *eep,
1095         __in            efx_qword_t *eqp,
1096         __in            const efx_ev_callbacks_t *eecp,
1097         __in_opt        void *arg)
1098 {
1099         unsigned int code;
1100         boolean_t should_abort;
1101
1102         EFX_EV_QSTAT_INCR(eep, EV_DRIVER);
1103         should_abort = B_FALSE;
1104
1105         code = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_CODE);
1106         switch (code) {
1107         case ESE_DZ_DRV_TIMER_EV: {
1108                 uint32_t id;
1109
1110                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_TMR_ID);
1111
1112                 EFSYS_ASSERT(eecp->eec_timer != NULL);
1113                 should_abort = eecp->eec_timer(arg, id);
1114                 break;
1115         }
1116
1117         case ESE_DZ_DRV_WAKE_UP_EV: {
1118                 uint32_t id;
1119
1120                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_EVQ_ID);
1121
1122                 EFSYS_ASSERT(eecp->eec_wake_up != NULL);
1123                 should_abort = eecp->eec_wake_up(arg, id);
1124                 break;
1125         }
1126
1127         case ESE_DZ_DRV_START_UP_EV:
1128                 EFSYS_ASSERT(eecp->eec_initialized != NULL);
1129                 should_abort = eecp->eec_initialized(arg);
1130                 break;
1131
1132         default:
1133                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1134                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1135                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1136                 break;
1137         }
1138
1139         return (should_abort);
1140 }
1141
1142 static  __checkReturn   boolean_t
1143 ef10_ev_drv_gen(
1144         __in            efx_evq_t *eep,
1145         __in            efx_qword_t *eqp,
1146         __in            const efx_ev_callbacks_t *eecp,
1147         __in_opt        void *arg)
1148 {
1149         uint32_t data;
1150         boolean_t should_abort;
1151
1152         EFX_EV_QSTAT_INCR(eep, EV_DRV_GEN);
1153         should_abort = B_FALSE;
1154
1155         data = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_DATA_DW0);
1156         if (data >= ((uint32_t)1 << 16)) {
1157                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1158                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1159                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1160
1161                 return (B_TRUE);
1162         }
1163
1164         EFSYS_ASSERT(eecp->eec_software != NULL);
1165         should_abort = eecp->eec_software(arg, (uint16_t)data);
1166
1167         return (should_abort);
1168 }
1169
1170 static  __checkReturn   boolean_t
1171 ef10_ev_mcdi(
1172         __in            efx_evq_t *eep,
1173         __in            efx_qword_t *eqp,
1174         __in            const efx_ev_callbacks_t *eecp,
1175         __in_opt        void *arg)
1176 {
1177         efx_nic_t *enp = eep->ee_enp;
1178         unsigned int code;
1179         boolean_t should_abort = B_FALSE;
1180
1181         EFX_EV_QSTAT_INCR(eep, EV_MCDI_RESPONSE);
1182
1183         code = EFX_QWORD_FIELD(*eqp, MCDI_EVENT_CODE);
1184         switch (code) {
1185         case MCDI_EVENT_CODE_BADSSERT:
1186                 efx_mcdi_ev_death(enp, EINTR);
1187                 break;
1188
1189         case MCDI_EVENT_CODE_CMDDONE:
1190                 efx_mcdi_ev_cpl(enp,
1191                     MCDI_EV_FIELD(eqp, CMDDONE_SEQ),
1192                     MCDI_EV_FIELD(eqp, CMDDONE_DATALEN),
1193                     MCDI_EV_FIELD(eqp, CMDDONE_ERRNO));
1194                 break;
1195
1196 #if EFSYS_OPT_MCDI_PROXY_AUTH
1197         case MCDI_EVENT_CODE_PROXY_RESPONSE:
1198                 /*
1199                  * This event notifies a function that an authorization request
1200                  * has been processed. If the request was authorized then the
1201                  * function can now re-send the original MCDI request.
1202                  * See SF-113652-SW "SR-IOV Proxied Network Access Control".
1203                  */
1204                 efx_mcdi_ev_proxy_response(enp,
1205                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_HANDLE),
1206                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_RC));
1207                 break;
1208 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
1209
1210         case MCDI_EVENT_CODE_LINKCHANGE: {
1211                 efx_link_mode_t link_mode;
1212
1213                 ef10_phy_link_ev(enp, eqp, &link_mode);
1214                 should_abort = eecp->eec_link_change(arg, link_mode);
1215                 break;
1216         }
1217
1218         case MCDI_EVENT_CODE_SENSOREVT: {
1219 #if EFSYS_OPT_MON_STATS
1220                 efx_mon_stat_t id;
1221                 efx_mon_stat_value_t value;
1222                 efx_rc_t rc;
1223
1224                 /* Decode monitor stat for MCDI sensor (if supported) */
1225                 if ((rc = mcdi_mon_ev(enp, eqp, &id, &value)) == 0) {
1226                         /* Report monitor stat change */
1227                         should_abort = eecp->eec_monitor(arg, id, value);
1228                 } else if (rc == ENOTSUP) {
1229                         should_abort = eecp->eec_exception(arg,
1230                                 EFX_EXCEPTION_UNKNOWN_SENSOREVT,
1231                                 MCDI_EV_FIELD(eqp, DATA));
1232                 } else {
1233                         EFSYS_ASSERT(rc == ENODEV);     /* Wrong port */
1234                 }
1235 #endif
1236                 break;
1237         }
1238
1239         case MCDI_EVENT_CODE_SCHEDERR:
1240                 /* Informational only */
1241                 break;
1242
1243         case MCDI_EVENT_CODE_REBOOT:
1244                 /* Falcon/Siena only (should not been seen with Huntington). */
1245                 efx_mcdi_ev_death(enp, EIO);
1246                 break;
1247
1248         case MCDI_EVENT_CODE_MC_REBOOT:
1249                 /* MC_REBOOT event is used for Huntington (EF10) and later. */
1250                 efx_mcdi_ev_death(enp, EIO);
1251                 break;
1252
1253         case MCDI_EVENT_CODE_MAC_STATS_DMA:
1254 #if EFSYS_OPT_MAC_STATS
1255                 if (eecp->eec_mac_stats != NULL) {
1256                         eecp->eec_mac_stats(arg,
1257                             MCDI_EV_FIELD(eqp, MAC_STATS_DMA_GENERATION));
1258                 }
1259 #endif
1260                 break;
1261
1262         case MCDI_EVENT_CODE_FWALERT: {
1263                 uint32_t reason = MCDI_EV_FIELD(eqp, FWALERT_REASON);
1264
1265                 if (reason == MCDI_EVENT_FWALERT_REASON_SRAM_ACCESS)
1266                         should_abort = eecp->eec_exception(arg,
1267                                 EFX_EXCEPTION_FWALERT_SRAM,
1268                                 MCDI_EV_FIELD(eqp, FWALERT_DATA));
1269                 else
1270                         should_abort = eecp->eec_exception(arg,
1271                                 EFX_EXCEPTION_UNKNOWN_FWALERT,
1272                                 MCDI_EV_FIELD(eqp, DATA));
1273                 break;
1274         }
1275
1276         case MCDI_EVENT_CODE_TX_ERR: {
1277                 /*
1278                  * After a TXQ error is detected, firmware sends a TX_ERR event.
1279                  * This may be followed by TX completions (which we discard),
1280                  * and then finally by a TX_FLUSH event. Firmware destroys the
1281                  * TXQ automatically after sending the TX_FLUSH event.
1282                  */
1283                 enp->en_reset_flags |= EFX_RESET_TXQ_ERR;
1284
1285                 EFSYS_PROBE2(tx_descq_err,
1286                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1287                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1288
1289                 /* Inform the driver that a reset is required. */
1290                 eecp->eec_exception(arg, EFX_EXCEPTION_TX_ERROR,
1291                     MCDI_EV_FIELD(eqp, TX_ERR_DATA));
1292                 break;
1293         }
1294
1295         case MCDI_EVENT_CODE_TX_FLUSH: {
1296                 uint32_t txq_index = MCDI_EV_FIELD(eqp, TX_FLUSH_TXQ);
1297
1298                 /*
1299                  * EF10 firmware sends two TX_FLUSH events: one to the txq's
1300                  * event queue, and one to evq 0 (with TX_FLUSH_TO_DRIVER set).
1301                  * We want to wait for all completions, so ignore the events
1302                  * with TX_FLUSH_TO_DRIVER.
1303                  */
1304                 if (MCDI_EV_FIELD(eqp, TX_FLUSH_TO_DRIVER) != 0) {
1305                         should_abort = B_FALSE;
1306                         break;
1307                 }
1308
1309                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_TX_DESCQ_FLS_DONE);
1310
1311                 EFSYS_PROBE1(tx_descq_fls_done, uint32_t, txq_index);
1312
1313                 EFSYS_ASSERT(eecp->eec_txq_flush_done != NULL);
1314                 should_abort = eecp->eec_txq_flush_done(arg, txq_index);
1315                 break;
1316         }
1317
1318         case MCDI_EVENT_CODE_RX_ERR: {
1319                 /*
1320                  * After an RXQ error is detected, firmware sends an RX_ERR
1321                  * event. This may be followed by RX events (which we discard),
1322                  * and then finally by an RX_FLUSH event. Firmware destroys the
1323                  * RXQ automatically after sending the RX_FLUSH event.
1324                  */
1325                 enp->en_reset_flags |= EFX_RESET_RXQ_ERR;
1326
1327                 EFSYS_PROBE2(rx_descq_err,
1328                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1329                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1330
1331                 /* Inform the driver that a reset is required. */
1332                 eecp->eec_exception(arg, EFX_EXCEPTION_RX_ERROR,
1333                     MCDI_EV_FIELD(eqp, RX_ERR_DATA));
1334                 break;
1335         }
1336
1337         case MCDI_EVENT_CODE_RX_FLUSH: {
1338                 uint32_t rxq_index = MCDI_EV_FIELD(eqp, RX_FLUSH_RXQ);
1339
1340                 /*
1341                  * EF10 firmware sends two RX_FLUSH events: one to the rxq's
1342                  * event queue, and one to evq 0 (with RX_FLUSH_TO_DRIVER set).
1343                  * We want to wait for all completions, so ignore the events
1344                  * with RX_FLUSH_TO_DRIVER.
1345                  */
1346                 if (MCDI_EV_FIELD(eqp, RX_FLUSH_TO_DRIVER) != 0) {
1347                         should_abort = B_FALSE;
1348                         break;
1349                 }
1350
1351                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_RX_DESCQ_FLS_DONE);
1352
1353                 EFSYS_PROBE1(rx_descq_fls_done, uint32_t, rxq_index);
1354
1355                 EFSYS_ASSERT(eecp->eec_rxq_flush_done != NULL);
1356                 should_abort = eecp->eec_rxq_flush_done(arg, rxq_index);
1357                 break;
1358         }
1359
1360         default:
1361                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1362                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1363                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1364                 break;
1365         }
1366
1367         return (should_abort);
1368 }
1369
1370                 void
1371 ef10_ev_rxlabel_init(
1372         __in            efx_evq_t *eep,
1373         __in            efx_rxq_t *erp,
1374         __in            unsigned int label,
1375         __in            efx_rxq_type_t type)
1376 {
1377         efx_evq_rxq_state_t *eersp;
1378 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1379         boolean_t packed_stream = (type == EFX_RXQ_TYPE_PACKED_STREAM);
1380         boolean_t es_super_buffer = (type == EFX_RXQ_TYPE_ES_SUPER_BUFFER);
1381 #endif
1382
1383         _NOTE(ARGUNUSED(type))
1384         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1385         eersp = &eep->ee_rxq_state[label];
1386
1387         EFSYS_ASSERT3U(eersp->eers_rx_mask, ==, 0);
1388
1389 #if EFSYS_OPT_RX_PACKED_STREAM
1390         /*
1391          * For packed stream modes, the very first event will
1392          * have a new buffer flag set, so it will be incremented,
1393          * yielding the correct pointer. That results in a simpler
1394          * code than trying to detect start-of-the-world condition
1395          * in the event handler.
1396          */
1397         eersp->eers_rx_read_ptr = packed_stream ? ~0 : 0;
1398 #else
1399         eersp->eers_rx_read_ptr = 0;
1400 #endif
1401         eersp->eers_rx_mask = erp->er_mask;
1402 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1403         eersp->eers_rx_stream_npackets = 0;
1404         eersp->eers_rx_packed_stream = packed_stream || es_super_buffer;
1405 #endif
1406 #if EFSYS_OPT_RX_PACKED_STREAM
1407         if (packed_stream) {
1408                 eersp->eers_rx_packed_stream_credits = (eep->ee_mask + 1) /
1409                     EFX_DIV_ROUND_UP(EFX_RX_PACKED_STREAM_MEM_PER_CREDIT,
1410                     EFX_RX_PACKED_STREAM_MIN_PACKET_SPACE);
1411                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, !=, 0);
1412                 /*
1413                  * A single credit is allocated to the queue when it is started.
1414                  * It is immediately spent by the first packet which has NEW
1415                  * BUFFER flag set, though, but still we shall take into
1416                  * account, as to not wrap around the maximum number of credits
1417                  * accidentally
1418                  */
1419                 eersp->eers_rx_packed_stream_credits--;
1420                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, <=,
1421                     EFX_RX_PACKED_STREAM_MAX_CREDITS);
1422         }
1423 #endif
1424 }
1425
1426                 void
1427 ef10_ev_rxlabel_fini(
1428         __in            efx_evq_t *eep,
1429         __in            unsigned int label)
1430 {
1431         efx_evq_rxq_state_t *eersp;
1432
1433         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1434         eersp = &eep->ee_rxq_state[label];
1435
1436         EFSYS_ASSERT3U(eersp->eers_rx_mask, !=, 0);
1437
1438         eersp->eers_rx_read_ptr = 0;
1439         eersp->eers_rx_mask = 0;
1440 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1441         eersp->eers_rx_stream_npackets = 0;
1442         eersp->eers_rx_packed_stream = B_FALSE;
1443 #endif
1444 #if EFSYS_OPT_RX_PACKED_STREAM
1445         eersp->eers_rx_packed_stream_credits = 0;
1446 #endif
1447 }
1448
1449 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */