drivers/net/sfc/base/ef10_ev.c

   1 /*
   2  * Copyright (c) 2012-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include "efx.h"
  32 #include "efx_impl.h"
  33 #if EFSYS_OPT_MON_STATS
  34 #include "mcdi_mon.h"
  35 #endif
  36
  37 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD
  38
  39 #if EFSYS_OPT_QSTATS
  40 #define EFX_EV_QSTAT_INCR(_eep, _stat)                                  \
  41         do {                                                            \
  42                 (_eep)->ee_stat[_stat]++;                               \
  43         _NOTE(CONSTANTCONDITION)                                        \
  44         } while (B_FALSE)
  45 #else
  46 #define EFX_EV_QSTAT_INCR(_eep, _stat)
  47 #endif
  48
  49 /*
  50  * Non-interrupting event queue requires interrrupting event queue to
  51  * refer to for wake-up events even if wake ups are never used.
  52  * It could be even non-allocated event queue.
  53  */
  54 #define EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX  (0)
  55
  56 static  __checkReturn   boolean_t
  57 ef10_ev_rx(
  58         __in            efx_evq_t *eep,
  59         __in            efx_qword_t *eqp,
  60         __in            const efx_ev_callbacks_t *eecp,
  61         __in_opt        void *arg);
  62
  63 static  __checkReturn   boolean_t
  64 ef10_ev_tx(
  65         __in            efx_evq_t *eep,
  66         __in            efx_qword_t *eqp,
  67         __in            const efx_ev_callbacks_t *eecp,
  68         __in_opt        void *arg);
  69
  70 static  __checkReturn   boolean_t
  71 ef10_ev_driver(
  72         __in            efx_evq_t *eep,
  73         __in            efx_qword_t *eqp,
  74         __in            const efx_ev_callbacks_t *eecp,
  75         __in_opt        void *arg);
  76
  77 static  __checkReturn   boolean_t
  78 ef10_ev_drv_gen(
  79         __in            efx_evq_t *eep,
  80         __in            efx_qword_t *eqp,
  81         __in            const efx_ev_callbacks_t *eecp,
  82         __in_opt        void *arg);
  83
  84 static  __checkReturn   boolean_t
  85 ef10_ev_mcdi(
  86         __in            efx_evq_t *eep,
  87         __in            efx_qword_t *eqp,
  88         __in            const efx_ev_callbacks_t *eecp,
  89         __in_opt        void *arg);
  90
  91
  92 static  __checkReturn   efx_rc_t
  93 efx_mcdi_set_evq_tmr(
  94         __in            efx_nic_t *enp,
  95         __in            uint32_t instance,
  96         __in            uint32_t mode,
  97         __in            uint32_t timer_ns)
  98 {
  99         efx_mcdi_req_t req;
 100         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_EVQ_TMR_IN_LEN,
 101                 MC_CMD_SET_EVQ_TMR_OUT_LEN);
 102         efx_rc_t rc;
 103
 104         req.emr_cmd = MC_CMD_SET_EVQ_TMR;
 105         req.emr_in_buf = payload;
 106         req.emr_in_length = MC_CMD_SET_EVQ_TMR_IN_LEN;
 107         req.emr_out_buf = payload;
 108         req.emr_out_length = MC_CMD_SET_EVQ_TMR_OUT_LEN;
 109
 110         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_INSTANCE, instance);
 111         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_LOAD_REQ_NS, timer_ns);
 112         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_RELOAD_REQ_NS, timer_ns);
 113         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_MODE, mode);
 114
 115         efx_mcdi_execute(enp, &req);
 116
 117         if (req.emr_rc != 0) {
 118                 rc = req.emr_rc;
 119                 goto fail1;
 120         }
 121
 122         if (req.emr_out_length_used < MC_CMD_SET_EVQ_TMR_OUT_LEN) {
 123                 rc = EMSGSIZE;
 124                 goto fail2;
 125         }
 126
 127         return (0);
 128
 129 fail2:
 130         EFSYS_PROBE(fail2);
 131 fail1:
 132         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 133
 134         return (rc);
 135 }
 136
 137 static  __checkReturn   efx_rc_t
 138 efx_mcdi_init_evq(
 139         __in            efx_nic_t *enp,
 140         __in            unsigned int instance,
 141         __in            efsys_mem_t *esmp,
 142         __in            size_t nevs,
 143         __in            uint32_t irq,
 144         __in            uint32_t us,
 145         __in            uint32_t flags,
 146         __in            boolean_t low_latency)
 147 {
 148         efx_mcdi_req_t req;
 149         EFX_MCDI_DECLARE_BUF(payload,
 150                 MC_CMD_INIT_EVQ_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 151                 MC_CMD_INIT_EVQ_OUT_LEN);
 152         efx_qword_t *dma_addr;
 153         uint64_t addr;
 154         int npages;
 155         int i;
 156         boolean_t interrupting;
 157         int ev_cut_through;
 158         efx_rc_t rc;
 159
 160         npages = EFX_EVQ_NBUFS(nevs);
 161         if (MC_CMD_INIT_EVQ_IN_LEN(npages) > MC_CMD_INIT_EVQ_IN_LENMAX) {
 162                 rc = EINVAL;
 163                 goto fail1;
 164         }
 165
 166         req.emr_cmd = MC_CMD_INIT_EVQ;
 167         req.emr_in_buf = payload;
 168         req.emr_in_length = MC_CMD_INIT_EVQ_IN_LEN(npages);
 169         req.emr_out_buf = payload;
 170         req.emr_out_length = MC_CMD_INIT_EVQ_OUT_LEN;
 171
 172         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_SIZE, nevs);
 173         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_INSTANCE, instance);
 174         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_IRQ_NUM, irq);
 175
 176         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 177             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 178
 179         /*
 180          * On Huntington RX and TX event batching can only be requested together
 181          * (even if the datapath firmware doesn't actually support RX
 182          * batching). If event cut through is enabled no RX batching will occur.
 183          *
 184          * So always enable RX and TX event batching, and enable event cut
 185          * through if we want low latency operation.
 186          */
 187         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 188         case EFX_EVQ_FLAGS_TYPE_AUTO:
 189                 ev_cut_through = low_latency ? 1 : 0;
 190                 break;
 191         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 192                 ev_cut_through = 0;
 193                 break;
 194         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 195                 ev_cut_through = 1;
 196                 break;
 197         default:
 198                 rc = EINVAL;
 199                 goto fail2;
 200         }
 201         MCDI_IN_POPULATE_DWORD_6(req, INIT_EVQ_IN_FLAGS,
 202             INIT_EVQ_IN_FLAG_INTERRUPTING, interrupting,
 203             INIT_EVQ_IN_FLAG_RPTR_DOS, 0,
 204             INIT_EVQ_IN_FLAG_INT_ARMD, 0,
 205             INIT_EVQ_IN_FLAG_CUT_THRU, ev_cut_through,
 206             INIT_EVQ_IN_FLAG_RX_MERGE, 1,
 207             INIT_EVQ_IN_FLAG_TX_MERGE, 1);
 208
 209         /* If the value is zero then disable the timer */
 210         if (us == 0) {
 211                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 212                     MC_CMD_INIT_EVQ_IN_TMR_MODE_DIS);
 213                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, 0);
 214                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, 0);
 215         } else {
 216                 unsigned int ticks;
 217
 218                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 219                         goto fail3;
 220
 221                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 222                     MC_CMD_INIT_EVQ_IN_TMR_INT_HLDOFF);
 223                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, ticks);
 224                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, ticks);
 225         }
 226
 227         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_MODE,
 228             MC_CMD_INIT_EVQ_IN_COUNT_MODE_DIS);
 229         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_THRSHLD, 0);
 230
 231         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_IN_DMA_ADDR);
 232         addr = EFSYS_MEM_ADDR(esmp);
 233
 234         for (i = 0; i < npages; i++) {
 235                 EFX_POPULATE_QWORD_2(*dma_addr,
 236                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 237                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 238
 239                 dma_addr++;
 240                 addr += EFX_BUF_SIZE;
 241         }
 242
 243         efx_mcdi_execute(enp, &req);
 244
 245         if (req.emr_rc != 0) {
 246                 rc = req.emr_rc;
 247                 goto fail4;
 248         }
 249
 250         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_OUT_LEN) {
 251                 rc = EMSGSIZE;
 252                 goto fail5;
 253         }
 254
 255         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 256
 257         return (0);
 258
 259 fail5:
 260         EFSYS_PROBE(fail5);
 261 fail4:
 262         EFSYS_PROBE(fail4);
 263 fail3:
 264         EFSYS_PROBE(fail3);
 265 fail2:
 266         EFSYS_PROBE(fail2);
 267 fail1:
 268         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 269
 270         return (rc);
 271 }
 272
 273
 274 static  __checkReturn   efx_rc_t
 275 efx_mcdi_init_evq_v2(
 276         __in            efx_nic_t *enp,
 277         __in            unsigned int instance,
 278         __in            efsys_mem_t *esmp,
 279         __in            size_t nevs,
 280         __in            uint32_t irq,
 281         __in            uint32_t us,
 282         __in            uint32_t flags)
 283 {
 284         efx_mcdi_req_t req;
 285         EFX_MCDI_DECLARE_BUF(payload,
 286                 MC_CMD_INIT_EVQ_V2_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 287                 MC_CMD_INIT_EVQ_V2_OUT_LEN);
 288         boolean_t interrupting;
 289         unsigned int evq_type;
 290         efx_qword_t *dma_addr;
 291         uint64_t addr;
 292         int npages;
 293         int i;
 294         efx_rc_t rc;
 295
 296         npages = EFX_EVQ_NBUFS(nevs);
 297         if (MC_CMD_INIT_EVQ_V2_IN_LEN(npages) > MC_CMD_INIT_EVQ_V2_IN_LENMAX) {
 298                 rc = EINVAL;
 299                 goto fail1;
 300         }
 301
 302         req.emr_cmd = MC_CMD_INIT_EVQ;
 303         req.emr_in_buf = payload;
 304         req.emr_in_length = MC_CMD_INIT_EVQ_V2_IN_LEN(npages);
 305         req.emr_out_buf = payload;
 306         req.emr_out_length = MC_CMD_INIT_EVQ_V2_OUT_LEN;
 307
 308         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_SIZE, nevs);
 309         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_INSTANCE, instance);
 310         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_IRQ_NUM, irq);
 311
 312         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 313             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 314
 315         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 316         case EFX_EVQ_FLAGS_TYPE_AUTO:
 317                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_AUTO;
 318                 break;
 319         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 320                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_THROUGHPUT;
 321                 break;
 322         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 323                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_LOW_LATENCY;
 324                 break;
 325         default:
 326                 rc = EINVAL;
 327                 goto fail2;
 328         }
 329         MCDI_IN_POPULATE_DWORD_4(req, INIT_EVQ_V2_IN_FLAGS,
 330             INIT_EVQ_V2_IN_FLAG_INTERRUPTING, interrupting,
 331             INIT_EVQ_V2_IN_FLAG_RPTR_DOS, 0,
 332             INIT_EVQ_V2_IN_FLAG_INT_ARMD, 0,
 333             INIT_EVQ_V2_IN_FLAG_TYPE, evq_type);
 334
 335         /* If the value is zero then disable the timer */
 336         if (us == 0) {
 337                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 338                     MC_CMD_INIT_EVQ_V2_IN_TMR_MODE_DIS);
 339                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, 0);
 340                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, 0);
 341         } else {
 342                 unsigned int ticks;
 343
 344                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 345                         goto fail3;
 346
 347                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 348                     MC_CMD_INIT_EVQ_V2_IN_TMR_INT_HLDOFF);
 349                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, ticks);
 350                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, ticks);
 351         }
 352
 353         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_MODE,
 354             MC_CMD_INIT_EVQ_V2_IN_COUNT_MODE_DIS);
 355         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_THRSHLD, 0);
 356
 357         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_V2_IN_DMA_ADDR);
 358         addr = EFSYS_MEM_ADDR(esmp);
 359
 360         for (i = 0; i < npages; i++) {
 361                 EFX_POPULATE_QWORD_2(*dma_addr,
 362                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 363                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 364
 365                 dma_addr++;
 366                 addr += EFX_BUF_SIZE;
 367         }
 368
 369         efx_mcdi_execute(enp, &req);
 370
 371         if (req.emr_rc != 0) {
 372                 rc = req.emr_rc;
 373                 goto fail4;
 374         }
 375
 376         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_V2_OUT_LEN) {
 377                 rc = EMSGSIZE;
 378                 goto fail5;
 379         }
 380
 381         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 382
 383         EFSYS_PROBE1(mcdi_evq_flags, uint32_t,
 384                     MCDI_OUT_DWORD(req, INIT_EVQ_V2_OUT_FLAGS));
 385
 386         return (0);
 387
 388 fail5:
 389         EFSYS_PROBE(fail5);
 390 fail4:
 391         EFSYS_PROBE(fail4);
 392 fail3:
 393         EFSYS_PROBE(fail3);
 394 fail2:
 395         EFSYS_PROBE(fail2);
 396 fail1:
 397         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 398
 399         return (rc);
 400 }
 401
 402 static  __checkReturn   efx_rc_t
 403 efx_mcdi_fini_evq(
 404         __in            efx_nic_t *enp,
 405         __in            uint32_t instance)
 406 {
 407         efx_mcdi_req_t req;
 408         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_FINI_EVQ_IN_LEN,
 409                 MC_CMD_FINI_EVQ_OUT_LEN);
 410         efx_rc_t rc;
 411
 412         req.emr_cmd = MC_CMD_FINI_EVQ;
 413         req.emr_in_buf = payload;
 414         req.emr_in_length = MC_CMD_FINI_EVQ_IN_LEN;
 415         req.emr_out_buf = payload;
 416         req.emr_out_length = MC_CMD_FINI_EVQ_OUT_LEN;
 417
 418         MCDI_IN_SET_DWORD(req, FINI_EVQ_IN_INSTANCE, instance);
 419
 420         efx_mcdi_execute_quiet(enp, &req);
 421
 422         if (req.emr_rc != 0) {
 423                 rc = req.emr_rc;
 424                 goto fail1;
 425         }
 426
 427         return (0);
 428
 429 fail1:
 430         /*
 431          * EALREADY is not an error, but indicates that the MC has rebooted and
 432          * that the EVQ has already been destroyed.
 433          */
 434         if (rc != EALREADY)
 435                 EFSYS_PROBE1(fail1, efx_rc_t, rc);
 436
 437         return (rc);
 438 }
 439
 440
 441
 442         __checkReturn   efx_rc_t
 443 ef10_ev_init(
 444         __in            efx_nic_t *enp)
 445 {
 446         _NOTE(ARGUNUSED(enp))
 447         return (0);
 448 }
 449
 450                         void
 451 ef10_ev_fini(
 452         __in            efx_nic_t *enp)
 453 {
 454         _NOTE(ARGUNUSED(enp))
 455 }
 456
 457         __checkReturn   efx_rc_t
 458 ef10_ev_qcreate(
 459         __in            efx_nic_t *enp,
 460         __in            unsigned int index,
 461         __in            efsys_mem_t *esmp,
 462         __in            size_t n,
 463         __in            uint32_t id,
 464         __in            uint32_t us,
 465         __in            uint32_t flags,
 466         __in            efx_evq_t *eep)
 467 {
 468         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 469         uint32_t irq;
 470         efx_rc_t rc;
 471
 472         _NOTE(ARGUNUSED(id))    /* buftbl id managed by MC */
 473         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MAXNEVS));
 474         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MINNEVS));
 475
 476         if (!ISP2(n) || (n < EFX_EVQ_MINNEVS) || (n > EFX_EVQ_MAXNEVS)) {
 477                 rc = EINVAL;
 478                 goto fail1;
 479         }
 480
 481         if (index >= encp->enc_evq_limit) {
 482                 rc = EINVAL;
 483                 goto fail2;
 484         }
 485
 486         if (us > encp->enc_evq_timer_max_us) {
 487                 rc = EINVAL;
 488                 goto fail3;
 489         }
 490
 491         /* Set up the handler table */
 492         eep->ee_rx      = ef10_ev_rx;
 493         eep->ee_tx      = ef10_ev_tx;
 494         eep->ee_driver  = ef10_ev_driver;
 495         eep->ee_drv_gen = ef10_ev_drv_gen;
 496         eep->ee_mcdi    = ef10_ev_mcdi;
 497
 498         /* Set up the event queue */
 499         /* INIT_EVQ expects function-relative vector number */
 500         if ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 501             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT) {
 502                 irq = index;
 503         } else if (index == EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX) {
 504                 irq = index;
 505                 flags = (flags & ~EFX_EVQ_FLAGS_NOTIFY_MASK) |
 506                     EFX_EVQ_FLAGS_NOTIFY_INTERRUPT;
 507         } else {
 508                 irq = EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX;
 509         }
 510
 511         /*
 512          * Interrupts may be raised for events immediately after the queue is
 513          * created. See bug58606.
 514          */
 515
 516         if (encp->enc_init_evq_v2_supported) {
 517                 /*
 518                  * On Medford the low latency license is required to enable RX
 519                  * and event cut through and to disable RX batching.  If event
 520                  * queue type in flags is auto, we let the firmware decide the
 521                  * settings to use. If the adapter has a low latency license,
 522                  * it will choose the best settings for low latency, otherwise
 523                  * it will choose the best settings for throughput.
 524                  */
 525                 rc = efx_mcdi_init_evq_v2(enp, index, esmp, n, irq, us, flags);
 526                 if (rc != 0)
 527                         goto fail4;
 528         } else {
 529                 /*
 530                  * On Huntington we need to specify the settings to use.
 531                  * If event queue type in flags is auto, we favour throughput
 532                  * if the adapter is running virtualization supporting firmware
 533                  * (i.e. the full featured firmware variant)
 534                  * and latency otherwise. The Ethernet Virtual Bridging
 535                  * capability is used to make this decision. (Note though that
 536                  * the low latency firmware variant is also best for
 537                  * throughput and corresponding type should be specified
 538                  * to choose it.)
 539                  */
 540                 boolean_t low_latency = encp->enc_datapath_cap_evb ? 0 : 1;
 541                 rc = efx_mcdi_init_evq(enp, index, esmp, n, irq, us, flags,
 542                     low_latency);
 543                 if (rc != 0)
 544                         goto fail5;
 545         }
 546
 547         return (0);
 548
 549 fail5:
 550         EFSYS_PROBE(fail5);
 551 fail4:
 552         EFSYS_PROBE(fail4);
 553 fail3:
 554         EFSYS_PROBE(fail3);
 555 fail2:
 556         EFSYS_PROBE(fail2);
 557 fail1:
 558         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 559
 560         return (rc);
 561 }
 562
 563                         void
 564 ef10_ev_qdestroy(
 565         __in            efx_evq_t *eep)
 566 {
 567         efx_nic_t *enp = eep->ee_enp;
 568
 569         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 570             enp->en_family == EFX_FAMILY_MEDFORD);
 571
 572         (void) efx_mcdi_fini_evq(eep->ee_enp, eep->ee_index);
 573 }
 574
 575         __checkReturn   efx_rc_t
 576 ef10_ev_qprime(
 577         __in            efx_evq_t *eep,
 578         __in            unsigned int count)
 579 {
 580         efx_nic_t *enp = eep->ee_enp;
 581         uint32_t rptr;
 582         efx_dword_t dword;
 583
 584         rptr = count & eep->ee_mask;
 585
 586         if (enp->en_nic_cfg.enc_bug35388_workaround) {
 587                 EFX_STATIC_ASSERT(EFX_EVQ_MINNEVS >
 588                     (1 << ERF_DD_EVQ_IND_RPTR_WIDTH));
 589                 EFX_STATIC_ASSERT(EFX_EVQ_MAXNEVS <
 590                     (1 << 2 * ERF_DD_EVQ_IND_RPTR_WIDTH));
 591
 592                 EFX_POPULATE_DWORD_2(dword,
 593                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 594                     EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH,
 595                     ERF_DD_EVQ_IND_RPTR,
 596                     (rptr >> ERF_DD_EVQ_IND_RPTR_WIDTH));
 597                 EFX_BAR_TBL_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 598                     &dword, B_FALSE);
 599
 600                 EFX_POPULATE_DWORD_2(dword,
 601                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 602                     EFE_DD_EVQ_IND_RPTR_FLAGS_LOW,
 603                     ERF_DD_EVQ_IND_RPTR,
 604                     rptr & ((1 << ERF_DD_EVQ_IND_RPTR_WIDTH) - 1));
 605                 EFX_BAR_TBL_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 606                     &dword, B_FALSE);
 607         } else {
 608                 EFX_POPULATE_DWORD_1(dword, ERF_DZ_EVQ_RPTR, rptr);
 609                 EFX_BAR_TBL_WRITED(enp, ER_DZ_EVQ_RPTR_REG, eep->ee_index,
 610                     &dword, B_FALSE);
 611         }
 612
 613         return (0);
 614 }
 615
 616 static  __checkReturn   efx_rc_t
 617 efx_mcdi_driver_event(
 618         __in            efx_nic_t *enp,
 619         __in            uint32_t evq,
 620         __in            efx_qword_t data)
 621 {
 622         efx_mcdi_req_t req;
 623         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_DRIVER_EVENT_IN_LEN,
 624                 MC_CMD_DRIVER_EVENT_OUT_LEN);
 625         efx_rc_t rc;
 626
 627         req.emr_cmd = MC_CMD_DRIVER_EVENT;
 628         req.emr_in_buf = payload;
 629         req.emr_in_length = MC_CMD_DRIVER_EVENT_IN_LEN;
 630         req.emr_out_buf = payload;
 631         req.emr_out_length = MC_CMD_DRIVER_EVENT_OUT_LEN;
 632
 633         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_EVQ, evq);
 634
 635         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_LO,
 636             EFX_QWORD_FIELD(data, EFX_DWORD_0));
 637         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_HI,
 638             EFX_QWORD_FIELD(data, EFX_DWORD_1));
 639
 640         efx_mcdi_execute(enp, &req);
 641
 642         if (req.emr_rc != 0) {
 643                 rc = req.emr_rc;
 644                 goto fail1;
 645         }
 646
 647         return (0);
 648
 649 fail1:
 650         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 651
 652         return (rc);
 653 }
 654
 655                         void
 656 ef10_ev_qpost(
 657         __in    efx_evq_t *eep,
 658         __in    uint16_t data)
 659 {
 660         efx_nic_t *enp = eep->ee_enp;
 661         efx_qword_t event;
 662
 663         EFX_POPULATE_QWORD_3(event,
 664             ESF_DZ_DRV_CODE, ESE_DZ_EV_CODE_DRV_GEN_EV,
 665             ESF_DZ_DRV_SUB_CODE, 0,
 666             ESF_DZ_DRV_SUB_DATA_DW0, (uint32_t)data);
 667
 668         (void) efx_mcdi_driver_event(enp, eep->ee_index, event);
 669 }
 670
 671         __checkReturn   efx_rc_t
 672 ef10_ev_qmoderate(
 673         __in            efx_evq_t *eep,
 674         __in            unsigned int us)
 675 {
 676         efx_nic_t *enp = eep->ee_enp;
 677         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 678         efx_dword_t dword;
 679         uint32_t mode;
 680         efx_rc_t rc;
 681
 682         /* Check that hardware and MCDI use the same timer MODE values */
 683         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_DIS ==
 684             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_DIS);
 685         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_IMMED_START ==
 686             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_IMMED_START);
 687         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_TRIG_START ==
 688             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_TRIG_START);
 689         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_INT_HLDOFF ==
 690             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_INT_HLDOFF);
 691
 692         if (us > encp->enc_evq_timer_max_us) {
 693                 rc = EINVAL;
 694                 goto fail1;
 695         }
 696
 697         /* If the value is zero then disable the timer */
 698         if (us == 0) {
 699                 mode = FFE_CZ_TIMER_MODE_DIS;
 700         } else {
 701                 mode = FFE_CZ_TIMER_MODE_INT_HLDOFF;
 702         }
 703
 704         if (encp->enc_bug61265_workaround) {
 705                 uint32_t ns = us * 1000;
 706
 707                 rc = efx_mcdi_set_evq_tmr(enp, eep->ee_index, mode, ns);
 708                 if (rc != 0)
 709                         goto fail2;
 710         } else {
 711                 unsigned int ticks;
 712
 713                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 714                         goto fail3;
 715
 716                 if (encp->enc_bug35388_workaround) {
 717                         EFX_POPULATE_DWORD_3(dword,
 718                             ERF_DD_EVQ_IND_TIMER_FLAGS,
 719                             EFE_DD_EVQ_IND_TIMER_FLAGS,
 720                             ERF_DD_EVQ_IND_TIMER_MODE, mode,
 721                             ERF_DD_EVQ_IND_TIMER_VAL, ticks);
 722                         EFX_BAR_TBL_WRITED(enp, ER_DD_EVQ_INDIRECT,
 723                             eep->ee_index, &dword, 0);
 724                 } else {
 725                         EFX_POPULATE_DWORD_2(dword,
 726                             ERF_DZ_TC_TIMER_MODE, mode,
 727                             ERF_DZ_TC_TIMER_VAL, ticks);
 728                         EFX_BAR_TBL_WRITED(enp, ER_DZ_EVQ_TMR_REG,
 729                             eep->ee_index, &dword, 0);
 730                 }
 731         }
 732
 733         return (0);
 734
 735 fail3:
 736         EFSYS_PROBE(fail3);
 737 fail2:
 738         EFSYS_PROBE(fail2);
 739 fail1:
 740         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 741
 742         return (rc);
 743 }
 744
 745
 746 #if EFSYS_OPT_QSTATS
 747                         void
 748 ef10_ev_qstats_update(
 749         __in                            efx_evq_t *eep,
 750         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat)
 751 {
 752         unsigned int id;
 753
 754         for (id = 0; id < EV_NQSTATS; id++) {
 755                 efsys_stat_t *essp = &stat[id];
 756
 757                 EFSYS_STAT_INCR(essp, eep->ee_stat[id]);
 758                 eep->ee_stat[id] = 0;
 759         }
 760 }
 761 #endif /* EFSYS_OPT_QSTATS */
 762
 763 #if EFSYS_OPT_RX_PACKED_STREAM
 764
 765 static  __checkReturn   boolean_t
 766 ef10_ev_rx_packed_stream(
 767         __in            efx_evq_t *eep,
 768         __in            efx_qword_t *eqp,
 769         __in            const efx_ev_callbacks_t *eecp,
 770         __in_opt        void *arg)
 771 {
 772         uint32_t label;
 773         uint32_t next_read_lbits;
 774         uint16_t flags;
 775         boolean_t should_abort;
 776         efx_evq_rxq_state_t *eersp;
 777         unsigned int pkt_count;
 778         unsigned int current_id;
 779         boolean_t new_buffer;
 780
 781         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 782         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 783         new_buffer = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_EV_ROTATE);
 784
 785         flags = 0;
 786
 787         eersp = &eep->ee_rxq_state[label];
 788         pkt_count = (EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS) + 1 +
 789             next_read_lbits - eersp->eers_rx_stream_npackets) &
 790             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 791         eersp->eers_rx_stream_npackets += pkt_count;
 792
 793         if (new_buffer) {
 794                 flags |= EFX_PKT_PACKED_STREAM_NEW_BUFFER;
 795                 if (eersp->eers_rx_packed_stream_credits <
 796                     EFX_RX_PACKED_STREAM_MAX_CREDITS)
 797                         eersp->eers_rx_packed_stream_credits++;
 798                 eersp->eers_rx_read_ptr++;
 799         }
 800         current_id = eersp->eers_rx_read_ptr & eersp->eers_rx_mask;
 801
 802         /* Check for errors that invalidate checksum and L3/L4 fields */
 803         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECC_ERR) != 0) {
 804                 /* RX frame truncated (error flag is misnamed) */
 805                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 806                 flags |= EFX_DISCARD;
 807                 goto deliver;
 808         }
 809         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 810                 /* Bad Ethernet frame CRC */
 811                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 812                 flags |= EFX_DISCARD;
 813                 goto deliver;
 814         }
 815
 816         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 817                 flags |= EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE;
 818                 goto deliver;
 819         }
 820
 821         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR))
 822                 EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 823
 824         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR))
 825                 EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 826
 827 deliver:
 828         /* If we're not discarding the packet then it is ok */
 829         if (~flags & EFX_DISCARD)
 830                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 831
 832         EFSYS_ASSERT(eecp->eec_rx_ps != NULL);
 833         should_abort = eecp->eec_rx_ps(arg, label, current_id, pkt_count,
 834             flags);
 835
 836         return (should_abort);
 837 }
 838
 839 #endif /* EFSYS_OPT_RX_PACKED_STREAM */
 840
 841 static  __checkReturn   boolean_t
 842 ef10_ev_rx(
 843         __in            efx_evq_t *eep,
 844         __in            efx_qword_t *eqp,
 845         __in            const efx_ev_callbacks_t *eecp,
 846         __in_opt        void *arg)
 847 {
 848         efx_nic_t *enp = eep->ee_enp;
 849         uint32_t size;
 850         uint32_t label;
 851         uint32_t mac_class;
 852         uint32_t eth_tag_class;
 853         uint32_t l3_class;
 854         uint32_t l4_class;
 855         uint32_t next_read_lbits;
 856         uint16_t flags;
 857         boolean_t cont;
 858         boolean_t should_abort;
 859         efx_evq_rxq_state_t *eersp;
 860         unsigned int desc_count;
 861         unsigned int last_used_id;
 862
 863         EFX_EV_QSTAT_INCR(eep, EV_RX);
 864
 865         /* Discard events after RXQ/TXQ errors */
 866         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
 867                 return (B_FALSE);
 868
 869         /* Basic packet information */
 870         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 871         eersp = &eep->ee_rxq_state[label];
 872
 873 #if EFSYS_OPT_RX_PACKED_STREAM
 874         /*
 875          * Packed stream events are very different,
 876          * so handle them separately
 877          */
 878         if (eersp->eers_rx_packed_stream)
 879                 return (ef10_ev_rx_packed_stream(eep, eqp, eecp, arg));
 880 #endif
 881
 882         size = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_BYTES);
 883         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 884         eth_tag_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ETH_TAG_CLASS);
 885         mac_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_MAC_CLASS);
 886         l3_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L3_CLASS);
 887         l4_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L4_CLASS);
 888         cont = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_CONT);
 889
 890         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DROP_EVENT) != 0) {
 891                 /* Drop this event */
 892                 return (B_FALSE);
 893         }
 894         flags = 0;
 895
 896         if (cont != 0) {
 897                 /*
 898                  * This may be part of a scattered frame, or it may be a
 899                  * truncated frame if scatter is disabled on this RXQ.
 900                  * Overlength frames can be received if e.g. a VF is configured
 901                  * for 1500 MTU but connected to a port set to 9000 MTU
 902                  * (see bug56567).
 903                  * FIXME: There is not yet any driver that supports scatter on
 904                  * Huntington.  Scatter support is required for OSX.
 905                  */
 906                 flags |= EFX_PKT_CONT;
 907         }
 908
 909         if (mac_class == ESE_DZ_MAC_CLASS_UCAST)
 910                 flags |= EFX_PKT_UNICAST;
 911
 912         /* Increment the count of descriptors read */
 913         desc_count = (next_read_lbits - eersp->eers_rx_read_ptr) &
 914             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 915         eersp->eers_rx_read_ptr += desc_count;
 916
 917         /*
 918          * FIXME: add error checking to make sure this a batched event.
 919          * This could also be an aborted scatter, see Bug36629.
 920          */
 921         if (desc_count > 1) {
 922                 EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 923                 flags |= EFX_PKT_PREFIX_LEN;
 924         }
 925
 926         /* Calculate the index of the last descriptor consumed */
 927         last_used_id = (eersp->eers_rx_read_ptr - 1) & eersp->eers_rx_mask;
 928
 929         /* Check for errors that invalidate checksum and L3/L4 fields */
 930         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECC_ERR) != 0) {
 931                 /* RX frame truncated (error flag is misnamed) */
 932                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 933                 flags |= EFX_DISCARD;
 934                 goto deliver;
 935         }
 936         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 937                 /* Bad Ethernet frame CRC */
 938                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 939                 flags |= EFX_DISCARD;
 940                 goto deliver;
 941         }
 942         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 943                 /*
 944                  * Hardware parse failed, due to malformed headers
 945                  * or headers that are too long for the parser.
 946                  * Headers and checksums must be validated by the host.
 947                  */
 948                 /* TODO: EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE); */
 949                 goto deliver;
 950         }
 951
 952         if ((eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN1) ||
 953             (eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN2)) {
 954                 flags |= EFX_PKT_VLAN_TAGGED;
 955         }
 956
 957         switch (l3_class) {
 958         case ESE_DZ_L3_CLASS_IP4:
 959         case ESE_DZ_L3_CLASS_IP4_FRAG:
 960                 flags |= EFX_PKT_IPV4;
 961                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR)) {
 962                         EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 963                 } else {
 964                         flags |= EFX_CKSUM_IPV4;
 965                 }
 966
 967                 if (l4_class == ESE_DZ_L4_CLASS_TCP) {
 968                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV4);
 969                         flags |= EFX_PKT_TCP;
 970                 } else if (l4_class == ESE_DZ_L4_CLASS_UDP) {
 971                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV4);
 972                         flags |= EFX_PKT_UDP;
 973                 } else {
 974                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV4);
 975                 }
 976                 break;
 977
 978         case ESE_DZ_L3_CLASS_IP6:
 979         case ESE_DZ_L3_CLASS_IP6_FRAG:
 980                 flags |= EFX_PKT_IPV6;
 981
 982                 if (l4_class == ESE_DZ_L4_CLASS_TCP) {
 983                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV6);
 984                         flags |= EFX_PKT_TCP;
 985                 } else if (l4_class == ESE_DZ_L4_CLASS_UDP) {
 986                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV6);
 987                         flags |= EFX_PKT_UDP;
 988                 } else {
 989                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV6);
 990                 }
 991                 break;
 992
 993         default:
 994                 EFX_EV_QSTAT_INCR(eep, EV_RX_NON_IP);
 995                 break;
 996         }
 997
 998         if (flags & (EFX_PKT_TCP | EFX_PKT_UDP)) {
 999                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR)) {
1000                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
1001                 } else {
1002                         flags |= EFX_CKSUM_TCPUDP;
1003                 }
1004         }
1005
1006 deliver:
1007         /* If we're not discarding the packet then it is ok */
1008         if (~flags & EFX_DISCARD)
1009                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
1010
1011         EFSYS_ASSERT(eecp->eec_rx != NULL);
1012         should_abort = eecp->eec_rx(arg, label, last_used_id, size, flags);
1013
1014         return (should_abort);
1015 }
1016
1017 static  __checkReturn   boolean_t
1018 ef10_ev_tx(
1019         __in            efx_evq_t *eep,
1020         __in            efx_qword_t *eqp,
1021         __in            const efx_ev_callbacks_t *eecp,
1022         __in_opt        void *arg)
1023 {
1024         efx_nic_t *enp = eep->ee_enp;
1025         uint32_t id;
1026         uint32_t label;
1027         boolean_t should_abort;
1028
1029         EFX_EV_QSTAT_INCR(eep, EV_TX);
1030
1031         /* Discard events after RXQ/TXQ errors */
1032         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
1033                 return (B_FALSE);
1034
1035         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DROP_EVENT) != 0) {
1036                 /* Drop this event */
1037                 return (B_FALSE);
1038         }
1039
1040         /* Per-packet TX completion (was per-descriptor for Falcon/Siena) */
1041         id = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DESCR_INDX);
1042         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_QLABEL);
1043
1044         EFSYS_PROBE2(tx_complete, uint32_t, label, uint32_t, id);
1045
1046         EFSYS_ASSERT(eecp->eec_tx != NULL);
1047         should_abort = eecp->eec_tx(arg, label, id);
1048
1049         return (should_abort);
1050 }
1051
1052 static  __checkReturn   boolean_t
1053 ef10_ev_driver(
1054         __in            efx_evq_t *eep,
1055         __in            efx_qword_t *eqp,
1056         __in            const efx_ev_callbacks_t *eecp,
1057         __in_opt        void *arg)
1058 {
1059         unsigned int code;
1060         boolean_t should_abort;
1061
1062         EFX_EV_QSTAT_INCR(eep, EV_DRIVER);
1063         should_abort = B_FALSE;
1064
1065         code = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_CODE);
1066         switch (code) {
1067         case ESE_DZ_DRV_TIMER_EV: {
1068                 uint32_t id;
1069
1070                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_TMR_ID);
1071
1072                 EFSYS_ASSERT(eecp->eec_timer != NULL);
1073                 should_abort = eecp->eec_timer(arg, id);
1074                 break;
1075         }
1076
1077         case ESE_DZ_DRV_WAKE_UP_EV: {
1078                 uint32_t id;
1079
1080                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_EVQ_ID);
1081
1082                 EFSYS_ASSERT(eecp->eec_wake_up != NULL);
1083                 should_abort = eecp->eec_wake_up(arg, id);
1084                 break;
1085         }
1086
1087         case ESE_DZ_DRV_START_UP_EV:
1088                 EFSYS_ASSERT(eecp->eec_initialized != NULL);
1089                 should_abort = eecp->eec_initialized(arg);
1090                 break;
1091
1092         default:
1093                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1094                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1095                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1096                 break;
1097         }
1098
1099         return (should_abort);
1100 }
1101
1102 static  __checkReturn   boolean_t
1103 ef10_ev_drv_gen(
1104         __in            efx_evq_t *eep,
1105         __in            efx_qword_t *eqp,
1106         __in            const efx_ev_callbacks_t *eecp,
1107         __in_opt        void *arg)
1108 {
1109         uint32_t data;
1110         boolean_t should_abort;
1111
1112         EFX_EV_QSTAT_INCR(eep, EV_DRV_GEN);
1113         should_abort = B_FALSE;
1114
1115         data = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_DATA_DW0);
1116         if (data >= ((uint32_t)1 << 16)) {
1117                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1118                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1119                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1120
1121                 return (B_TRUE);
1122         }
1123
1124         EFSYS_ASSERT(eecp->eec_software != NULL);
1125         should_abort = eecp->eec_software(arg, (uint16_t)data);
1126
1127         return (should_abort);
1128 }
1129
1130 static  __checkReturn   boolean_t
1131 ef10_ev_mcdi(
1132         __in            efx_evq_t *eep,
1133         __in            efx_qword_t *eqp,
1134         __in            const efx_ev_callbacks_t *eecp,
1135         __in_opt        void *arg)
1136 {
1137         efx_nic_t *enp = eep->ee_enp;
1138         unsigned int code;
1139         boolean_t should_abort = B_FALSE;
1140
1141         EFX_EV_QSTAT_INCR(eep, EV_MCDI_RESPONSE);
1142
1143         code = EFX_QWORD_FIELD(*eqp, MCDI_EVENT_CODE);
1144         switch (code) {
1145         case MCDI_EVENT_CODE_BADSSERT:
1146                 efx_mcdi_ev_death(enp, EINTR);
1147                 break;
1148
1149         case MCDI_EVENT_CODE_CMDDONE:
1150                 efx_mcdi_ev_cpl(enp,
1151                     MCDI_EV_FIELD(eqp, CMDDONE_SEQ),
1152                     MCDI_EV_FIELD(eqp, CMDDONE_DATALEN),
1153                     MCDI_EV_FIELD(eqp, CMDDONE_ERRNO));
1154                 break;
1155
1156 #if EFSYS_OPT_MCDI_PROXY_AUTH
1157         case MCDI_EVENT_CODE_PROXY_RESPONSE:
1158                 /*
1159                  * This event notifies a function that an authorization request
1160                  * has been processed. If the request was authorized then the
1161                  * function can now re-send the original MCDI request.
1162                  * See SF-113652-SW "SR-IOV Proxied Network Access Control".
1163                  */
1164                 efx_mcdi_ev_proxy_response(enp,
1165                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_HANDLE),
1166                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_RC));
1167                 break;
1168 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
1169
1170         case MCDI_EVENT_CODE_LINKCHANGE: {
1171                 efx_link_mode_t link_mode;
1172
1173                 ef10_phy_link_ev(enp, eqp, &link_mode);
1174                 should_abort = eecp->eec_link_change(arg, link_mode);
1175                 break;
1176         }
1177
1178         case MCDI_EVENT_CODE_SENSOREVT: {
1179 #if EFSYS_OPT_MON_STATS
1180                 efx_mon_stat_t id;
1181                 efx_mon_stat_value_t value;
1182                 efx_rc_t rc;
1183
1184                 /* Decode monitor stat for MCDI sensor (if supported) */
1185                 if ((rc = mcdi_mon_ev(enp, eqp, &id, &value)) == 0) {
1186                         /* Report monitor stat change */
1187                         should_abort = eecp->eec_monitor(arg, id, value);
1188                 } else if (rc == ENOTSUP) {
1189                         should_abort = eecp->eec_exception(arg,
1190                                 EFX_EXCEPTION_UNKNOWN_SENSOREVT,
1191                                 MCDI_EV_FIELD(eqp, DATA));
1192                 } else {
1193                         EFSYS_ASSERT(rc == ENODEV);     /* Wrong port */
1194                 }
1195 #endif
1196                 break;
1197         }
1198
1199         case MCDI_EVENT_CODE_SCHEDERR:
1200                 /* Informational only */
1201                 break;
1202
1203         case MCDI_EVENT_CODE_REBOOT:
1204                 /* Falcon/Siena only (should not been seen with Huntington). */
1205                 efx_mcdi_ev_death(enp, EIO);
1206                 break;
1207
1208         case MCDI_EVENT_CODE_MC_REBOOT:
1209                 /* MC_REBOOT event is used for Huntington (EF10) and later. */
1210                 efx_mcdi_ev_death(enp, EIO);
1211                 break;
1212
1213         case MCDI_EVENT_CODE_MAC_STATS_DMA:
1214 #if EFSYS_OPT_MAC_STATS
1215                 if (eecp->eec_mac_stats != NULL) {
1216                         eecp->eec_mac_stats(arg,
1217                             MCDI_EV_FIELD(eqp, MAC_STATS_DMA_GENERATION));
1218                 }
1219 #endif
1220                 break;
1221
1222         case MCDI_EVENT_CODE_FWALERT: {
1223                 uint32_t reason = MCDI_EV_FIELD(eqp, FWALERT_REASON);
1224
1225                 if (reason == MCDI_EVENT_FWALERT_REASON_SRAM_ACCESS)
1226                         should_abort = eecp->eec_exception(arg,
1227                                 EFX_EXCEPTION_FWALERT_SRAM,
1228                                 MCDI_EV_FIELD(eqp, FWALERT_DATA));
1229                 else
1230                         should_abort = eecp->eec_exception(arg,
1231                                 EFX_EXCEPTION_UNKNOWN_FWALERT,
1232                                 MCDI_EV_FIELD(eqp, DATA));
1233                 break;
1234         }
1235
1236         case MCDI_EVENT_CODE_TX_ERR: {
1237                 /*
1238                  * After a TXQ error is detected, firmware sends a TX_ERR event.
1239                  * This may be followed by TX completions (which we discard),
1240                  * and then finally by a TX_FLUSH event. Firmware destroys the
1241                  * TXQ automatically after sending the TX_FLUSH event.
1242                  */
1243                 enp->en_reset_flags |= EFX_RESET_TXQ_ERR;
1244
1245                 EFSYS_PROBE2(tx_descq_err,
1246                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1247                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1248
1249                 /* Inform the driver that a reset is required. */
1250                 eecp->eec_exception(arg, EFX_EXCEPTION_TX_ERROR,
1251                     MCDI_EV_FIELD(eqp, TX_ERR_DATA));
1252                 break;
1253         }
1254
1255         case MCDI_EVENT_CODE_TX_FLUSH: {
1256                 uint32_t txq_index = MCDI_EV_FIELD(eqp, TX_FLUSH_TXQ);
1257
1258                 /*
1259                  * EF10 firmware sends two TX_FLUSH events: one to the txq's
1260                  * event queue, and one to evq 0 (with TX_FLUSH_TO_DRIVER set).
1261                  * We want to wait for all completions, so ignore the events
1262                  * with TX_FLUSH_TO_DRIVER.
1263                  */
1264                 if (MCDI_EV_FIELD(eqp, TX_FLUSH_TO_DRIVER) != 0) {
1265                         should_abort = B_FALSE;
1266                         break;
1267                 }
1268
1269                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_TX_DESCQ_FLS_DONE);
1270
1271                 EFSYS_PROBE1(tx_descq_fls_done, uint32_t, txq_index);
1272
1273                 EFSYS_ASSERT(eecp->eec_txq_flush_done != NULL);
1274                 should_abort = eecp->eec_txq_flush_done(arg, txq_index);
1275                 break;
1276         }
1277
1278         case MCDI_EVENT_CODE_RX_ERR: {
1279                 /*
1280                  * After an RXQ error is detected, firmware sends an RX_ERR
1281                  * event. This may be followed by RX events (which we discard),
1282                  * and then finally by an RX_FLUSH event. Firmware destroys the
1283                  * RXQ automatically after sending the RX_FLUSH event.
1284                  */
1285                 enp->en_reset_flags |= EFX_RESET_RXQ_ERR;
1286
1287                 EFSYS_PROBE2(rx_descq_err,
1288                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1289                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1290
1291                 /* Inform the driver that a reset is required. */
1292                 eecp->eec_exception(arg, EFX_EXCEPTION_RX_ERROR,
1293                     MCDI_EV_FIELD(eqp, RX_ERR_DATA));
1294                 break;
1295         }
1296
1297         case MCDI_EVENT_CODE_RX_FLUSH: {
1298                 uint32_t rxq_index = MCDI_EV_FIELD(eqp, RX_FLUSH_RXQ);
1299
1300                 /*
1301                  * EF10 firmware sends two RX_FLUSH events: one to the rxq's
1302                  * event queue, and one to evq 0 (with RX_FLUSH_TO_DRIVER set).
1303                  * We want to wait for all completions, so ignore the events
1304                  * with RX_FLUSH_TO_DRIVER.
1305                  */
1306                 if (MCDI_EV_FIELD(eqp, RX_FLUSH_TO_DRIVER) != 0) {
1307                         should_abort = B_FALSE;
1308                         break;
1309                 }
1310
1311                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_RX_DESCQ_FLS_DONE);
1312
1313                 EFSYS_PROBE1(rx_descq_fls_done, uint32_t, rxq_index);
1314
1315                 EFSYS_ASSERT(eecp->eec_rxq_flush_done != NULL);
1316                 should_abort = eecp->eec_rxq_flush_done(arg, rxq_index);
1317                 break;
1318         }
1319
1320         default:
1321                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1322                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1323                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1324                 break;
1325         }
1326
1327         return (should_abort);
1328 }
1329
1330                 void
1331 ef10_ev_rxlabel_init(
1332         __in            efx_evq_t *eep,
1333         __in            efx_rxq_t *erp,
1334         __in            unsigned int label,
1335         __in            boolean_t packed_stream)
1336 {
1337         efx_evq_rxq_state_t *eersp;
1338
1339         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1340         eersp = &eep->ee_rxq_state[label];
1341
1342         EFSYS_ASSERT3U(eersp->eers_rx_mask, ==, 0);
1343
1344 #if EFSYS_OPT_RX_PACKED_STREAM
1345         /*
1346          * For packed stream modes, the very first event will
1347          * have a new buffer flag set, so it will be incremented,
1348          * yielding the correct pointer. That results in a simpler
1349          * code than trying to detect start-of-the-world condition
1350          * in the event handler.
1351          */
1352         eersp->eers_rx_read_ptr = packed_stream ? ~0 : 0;
1353 #else
1354         eersp->eers_rx_read_ptr = 0;
1355 #endif
1356         eersp->eers_rx_mask = erp->er_mask;
1357 #if EFSYS_OPT_RX_PACKED_STREAM
1358         eersp->eers_rx_stream_npackets = 0;
1359         eersp->eers_rx_packed_stream = packed_stream;
1360         if (packed_stream) {
1361                 eersp->eers_rx_packed_stream_credits = (eep->ee_mask + 1) /
1362                     (EFX_RX_PACKED_STREAM_MEM_PER_CREDIT /
1363                     EFX_RX_PACKED_STREAM_MIN_PACKET_SPACE);
1364                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, !=, 0);
1365                 /*
1366                  * A single credit is allocated to the queue when it is started.
1367                  * It is immediately spent by the first packet which has NEW
1368                  * BUFFER flag set, though, but still we shall take into
1369                  * account, as to not wrap around the maximum number of credits
1370                  * accidentally
1371                  */
1372                 eersp->eers_rx_packed_stream_credits--;
1373                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, <=,
1374                     EFX_RX_PACKED_STREAM_MAX_CREDITS);
1375         }
1376 #else
1377         EFSYS_ASSERT(!packed_stream);
1378 #endif
1379 }
1380
1381                 void
1382 ef10_ev_rxlabel_fini(
1383         __in            efx_evq_t *eep,
1384         __in            unsigned int label)
1385 {
1386         efx_evq_rxq_state_t *eersp;
1387
1388         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1389         eersp = &eep->ee_rxq_state[label];
1390
1391         EFSYS_ASSERT3U(eersp->eers_rx_mask, !=, 0);
1392
1393         eersp->eers_rx_read_ptr = 0;
1394         eersp->eers_rx_mask = 0;
1395 #if EFSYS_OPT_RX_PACKED_STREAM
1396         eersp->eers_rx_stream_npackets = 0;
1397         eersp->eers_rx_packed_stream = B_FALSE;
1398         eersp->eers_rx_packed_stream_credits = 0;
1399 #endif
1400 }
1401
1402 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD */