drivers/net/sfc/base/efx_tx.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2007-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10 #if EFSYS_OPT_QSTATS
  11 #define EFX_TX_QSTAT_INCR(_etp, _stat)                                  \
  12         do {                                                            \
  13                 (_etp)->et_stat[_stat]++;                               \
  14         _NOTE(CONSTANTCONDITION)                                        \
  15         } while (B_FALSE)
  16 #else
  17 #define EFX_TX_QSTAT_INCR(_etp, _stat)
  18 #endif
  19
  20 #if EFSYS_OPT_SIENA
  21
  22 static  __checkReturn   efx_rc_t
  23 siena_tx_init(
  24         __in            efx_nic_t *enp);
  25
  26 static                  void
  27 siena_tx_fini(
  28         __in            efx_nic_t *enp);
  29
  30 static  __checkReturn   efx_rc_t
  31 siena_tx_qcreate(
  32         __in            efx_nic_t *enp,
  33         __in            unsigned int index,
  34         __in            unsigned int label,
  35         __in            efsys_mem_t *esmp,
  36         __in            size_t ndescs,
  37         __in            uint32_t id,
  38         __in            uint16_t flags,
  39         __in            efx_evq_t *eep,
  40         __in            efx_txq_t *etp,
  41         __out           unsigned int *addedp);
  42
  43 static          void
  44 siena_tx_qdestroy(
  45         __in    efx_txq_t *etp);
  46
  47 static  __checkReturn           efx_rc_t
  48 siena_tx_qpost(
  49         __in                    efx_txq_t *etp,
  50         __in_ecount(ndescs)     efx_buffer_t *eb,
  51         __in                    unsigned int ndescs,
  52         __in                    unsigned int completed,
  53         __inout                 unsigned int *addedp);
  54
  55 static                  void
  56 siena_tx_qpush(
  57         __in    efx_txq_t *etp,
  58         __in    unsigned int added,
  59         __in    unsigned int pushed);
  60
  61 static  __checkReturn   efx_rc_t
  62 siena_tx_qpace(
  63         __in            efx_txq_t *etp,
  64         __in            unsigned int ns);
  65
  66 static  __checkReturn   efx_rc_t
  67 siena_tx_qflush(
  68         __in            efx_txq_t *etp);
  69
  70 static                  void
  71 siena_tx_qenable(
  72         __in    efx_txq_t *etp);
  73
  74         __checkReturn           efx_rc_t
  75 siena_tx_qdesc_post(
  76         __in                    efx_txq_t *etp,
  77         __in_ecount(ndescs)     efx_desc_t *ed,
  78         __in                    unsigned int ndescs,
  79         __in                    unsigned int completed,
  80         __inout                 unsigned int *addedp);
  81
  82         void
  83 siena_tx_qdesc_dma_create(
  84         __in    efx_txq_t *etp,
  85         __in    efsys_dma_addr_t addr,
  86         __in    size_t size,
  87         __in    boolean_t eop,
  88         __out   efx_desc_t *edp);
  89
  90 #if EFSYS_OPT_QSTATS
  91 static                  void
  92 siena_tx_qstats_update(
  93         __in                            efx_txq_t *etp,
  94         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
  95 #endif
  96
  97 #endif /* EFSYS_OPT_SIENA */
  98
  99
 100 #if EFSYS_OPT_SIENA
 101 static const efx_tx_ops_t       __efx_tx_siena_ops = {
 102         siena_tx_init,                          /* etxo_init */
 103         siena_tx_fini,                          /* etxo_fini */
 104         siena_tx_qcreate,                       /* etxo_qcreate */
 105         siena_tx_qdestroy,                      /* etxo_qdestroy */
 106         siena_tx_qpost,                         /* etxo_qpost */
 107         siena_tx_qpush,                         /* etxo_qpush */
 108         siena_tx_qpace,                         /* etxo_qpace */
 109         siena_tx_qflush,                        /* etxo_qflush */
 110         siena_tx_qenable,                       /* etxo_qenable */
 111         NULL,                                   /* etxo_qpio_enable */
 112         NULL,                                   /* etxo_qpio_disable */
 113         NULL,                                   /* etxo_qpio_write */
 114         NULL,                                   /* etxo_qpio_post */
 115         siena_tx_qdesc_post,                    /* etxo_qdesc_post */
 116         siena_tx_qdesc_dma_create,              /* etxo_qdesc_dma_create */
 117         NULL,                                   /* etxo_qdesc_tso_create */
 118         NULL,                                   /* etxo_qdesc_tso2_create */
 119         NULL,                                   /* etxo_qdesc_vlantci_create */
 120         NULL,                                   /* etxo_qdesc_checksum_create */
 121 #if EFSYS_OPT_QSTATS
 122         siena_tx_qstats_update,                 /* etxo_qstats_update */
 123 #endif
 124 };
 125 #endif /* EFSYS_OPT_SIENA */
 126
 127 #if EFSYS_OPT_HUNTINGTON
 128 static const efx_tx_ops_t       __efx_tx_hunt_ops = {
 129         ef10_tx_init,                           /* etxo_init */
 130         ef10_tx_fini,                           /* etxo_fini */
 131         ef10_tx_qcreate,                        /* etxo_qcreate */
 132         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 133         ef10_tx_qpost,                          /* etxo_qpost */
 134         ef10_tx_qpush,                          /* etxo_qpush */
 135         ef10_tx_qpace,                          /* etxo_qpace */
 136         ef10_tx_qflush,                         /* etxo_qflush */
 137         ef10_tx_qenable,                        /* etxo_qenable */
 138         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 139         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 140         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 141         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 142         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 143         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 144         ef10_tx_qdesc_tso_create,               /* etxo_qdesc_tso_create */
 145         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 146         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 147         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 148 #if EFSYS_OPT_QSTATS
 149         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 150 #endif
 151 };
 152 #endif /* EFSYS_OPT_HUNTINGTON */
 153
 154 #if EFSYS_OPT_MEDFORD
 155 static const efx_tx_ops_t       __efx_tx_medford_ops = {
 156         ef10_tx_init,                           /* etxo_init */
 157         ef10_tx_fini,                           /* etxo_fini */
 158         ef10_tx_qcreate,                        /* etxo_qcreate */
 159         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 160         ef10_tx_qpost,                          /* etxo_qpost */
 161         ef10_tx_qpush,                          /* etxo_qpush */
 162         ef10_tx_qpace,                          /* etxo_qpace */
 163         ef10_tx_qflush,                         /* etxo_qflush */
 164         ef10_tx_qenable,                        /* etxo_qenable */
 165         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 166         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 167         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 168         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 169         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 170         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 171         NULL,                                   /* etxo_qdesc_tso_create */
 172         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 173         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 174         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 175 #if EFSYS_OPT_QSTATS
 176         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 177 #endif
 178 };
 179 #endif /* EFSYS_OPT_MEDFORD */
 180
 181 #if EFSYS_OPT_MEDFORD2
 182 static const efx_tx_ops_t       __efx_tx_medford2_ops = {
 183         ef10_tx_init,                           /* etxo_init */
 184         ef10_tx_fini,                           /* etxo_fini */
 185         ef10_tx_qcreate,                        /* etxo_qcreate */
 186         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 187         ef10_tx_qpost,                          /* etxo_qpost */
 188         ef10_tx_qpush,                          /* etxo_qpush */
 189         ef10_tx_qpace,                          /* etxo_qpace */
 190         ef10_tx_qflush,                         /* etxo_qflush */
 191         ef10_tx_qenable,                        /* etxo_qenable */
 192         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 193         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 194         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 195         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 196         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 197         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 198         NULL,                                   /* etxo_qdesc_tso_create */
 199         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 200         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 201         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 202 #if EFSYS_OPT_QSTATS
 203         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 204 #endif
 205 };
 206 #endif /* EFSYS_OPT_MEDFORD2 */
 207
 208
 209         __checkReturn   efx_rc_t
 210 efx_tx_init(
 211         __in            efx_nic_t *enp)
 212 {
 213         const efx_tx_ops_t *etxop;
 214         efx_rc_t rc;
 215
 216         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 217         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 218
 219         if (!(enp->en_mod_flags & EFX_MOD_EV)) {
 220                 rc = EINVAL;
 221                 goto fail1;
 222         }
 223
 224         if (enp->en_mod_flags & EFX_MOD_TX) {
 225                 rc = EINVAL;
 226                 goto fail2;
 227         }
 228
 229         switch (enp->en_family) {
 230 #if EFSYS_OPT_SIENA
 231         case EFX_FAMILY_SIENA:
 232                 etxop = &__efx_tx_siena_ops;
 233                 break;
 234 #endif /* EFSYS_OPT_SIENA */
 235
 236 #if EFSYS_OPT_HUNTINGTON
 237         case EFX_FAMILY_HUNTINGTON:
 238                 etxop = &__efx_tx_hunt_ops;
 239                 break;
 240 #endif /* EFSYS_OPT_HUNTINGTON */
 241
 242 #if EFSYS_OPT_MEDFORD
 243         case EFX_FAMILY_MEDFORD:
 244                 etxop = &__efx_tx_medford_ops;
 245                 break;
 246 #endif /* EFSYS_OPT_MEDFORD */
 247
 248 #if EFSYS_OPT_MEDFORD2
 249         case EFX_FAMILY_MEDFORD2:
 250                 etxop = &__efx_tx_medford2_ops;
 251                 break;
 252 #endif /* EFSYS_OPT_MEDFORD2 */
 253
 254         default:
 255                 EFSYS_ASSERT(0);
 256                 rc = ENOTSUP;
 257                 goto fail3;
 258         }
 259
 260         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 261
 262         if ((rc = etxop->etxo_init(enp)) != 0)
 263                 goto fail4;
 264
 265         enp->en_etxop = etxop;
 266         enp->en_mod_flags |= EFX_MOD_TX;
 267         return (0);
 268
 269 fail4:
 270         EFSYS_PROBE(fail4);
 271 fail3:
 272         EFSYS_PROBE(fail3);
 273 fail2:
 274         EFSYS_PROBE(fail2);
 275 fail1:
 276         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 277
 278         enp->en_etxop = NULL;
 279         enp->en_mod_flags &= ~EFX_MOD_TX;
 280         return (rc);
 281 }
 282
 283                         void
 284 efx_tx_fini(
 285         __in    efx_nic_t *enp)
 286 {
 287         const efx_tx_ops_t *etxop = enp->en_etxop;
 288
 289         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 290         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 291         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 292         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 293
 294         etxop->etxo_fini(enp);
 295
 296         enp->en_etxop = NULL;
 297         enp->en_mod_flags &= ~EFX_MOD_TX;
 298 }
 299
 300         __checkReturn   efx_rc_t
 301 efx_tx_qcreate(
 302         __in            efx_nic_t *enp,
 303         __in            unsigned int index,
 304         __in            unsigned int label,
 305         __in            efsys_mem_t *esmp,
 306         __in            size_t ndescs,
 307         __in            uint32_t id,
 308         __in            uint16_t flags,
 309         __in            efx_evq_t *eep,
 310         __deref_out     efx_txq_t **etpp,
 311         __out           unsigned int *addedp)
 312 {
 313         const efx_tx_ops_t *etxop = enp->en_etxop;
 314         efx_txq_t *etp;
 315         efx_rc_t rc;
 316
 317         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 318         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 319
 320         EFSYS_ASSERT3U(enp->en_tx_qcount + 1, <,
 321             enp->en_nic_cfg.enc_txq_limit);
 322
 323         /* Allocate an TXQ object */
 324         EFSYS_KMEM_ALLOC(enp->en_esip, sizeof (efx_txq_t), etp);
 325
 326         if (etp == NULL) {
 327                 rc = ENOMEM;
 328                 goto fail1;
 329         }
 330
 331         etp->et_magic = EFX_TXQ_MAGIC;
 332         etp->et_enp = enp;
 333         etp->et_index = index;
 334         etp->et_mask = ndescs - 1;
 335         etp->et_esmp = esmp;
 336
 337         /* Initial descriptor index may be modified by etxo_qcreate */
 338         *addedp = 0;
 339
 340         if ((rc = etxop->etxo_qcreate(enp, index, label, esmp,
 341             ndescs, id, flags, eep, etp, addedp)) != 0)
 342                 goto fail2;
 343
 344         enp->en_tx_qcount++;
 345         *etpp = etp;
 346
 347         return (0);
 348
 349 fail2:
 350         EFSYS_PROBE(fail2);
 351         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 352 fail1:
 353         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 354         return (rc);
 355 }
 356
 357                 void
 358 efx_tx_qdestroy(
 359         __in    efx_txq_t *etp)
 360 {
 361         efx_nic_t *enp = etp->et_enp;
 362         const efx_tx_ops_t *etxop = enp->en_etxop;
 363
 364         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 365
 366         EFSYS_ASSERT(enp->en_tx_qcount != 0);
 367         --enp->en_tx_qcount;
 368
 369         etxop->etxo_qdestroy(etp);
 370
 371         /* Free the TXQ object */
 372         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 373 }
 374
 375         __checkReturn           efx_rc_t
 376 efx_tx_qpost(
 377         __in                    efx_txq_t *etp,
 378         __in_ecount(ndescs)     efx_buffer_t *eb,
 379         __in                    unsigned int ndescs,
 380         __in                    unsigned int completed,
 381         __inout                 unsigned int *addedp)
 382 {
 383         efx_nic_t *enp = etp->et_enp;
 384         const efx_tx_ops_t *etxop = enp->en_etxop;
 385         efx_rc_t rc;
 386
 387         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 388
 389         if ((rc = etxop->etxo_qpost(etp, eb, ndescs, completed, addedp)) != 0)
 390                 goto fail1;
 391
 392         return (0);
 393
 394 fail1:
 395         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 396         return (rc);
 397 }
 398
 399                         void
 400 efx_tx_qpush(
 401         __in    efx_txq_t *etp,
 402         __in    unsigned int added,
 403         __in    unsigned int pushed)
 404 {
 405         efx_nic_t *enp = etp->et_enp;
 406         const efx_tx_ops_t *etxop = enp->en_etxop;
 407
 408         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 409
 410         etxop->etxo_qpush(etp, added, pushed);
 411 }
 412
 413         __checkReturn   efx_rc_t
 414 efx_tx_qpace(
 415         __in            efx_txq_t *etp,
 416         __in            unsigned int ns)
 417 {
 418         efx_nic_t *enp = etp->et_enp;
 419         const efx_tx_ops_t *etxop = enp->en_etxop;
 420         efx_rc_t rc;
 421
 422         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 423
 424         if ((rc = etxop->etxo_qpace(etp, ns)) != 0)
 425                 goto fail1;
 426
 427         return (0);
 428
 429 fail1:
 430         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 431         return (rc);
 432 }
 433
 434         __checkReturn   efx_rc_t
 435 efx_tx_qflush(
 436         __in    efx_txq_t *etp)
 437 {
 438         efx_nic_t *enp = etp->et_enp;
 439         const efx_tx_ops_t *etxop = enp->en_etxop;
 440         efx_rc_t rc;
 441
 442         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 443
 444         if ((rc = etxop->etxo_qflush(etp)) != 0)
 445                 goto fail1;
 446
 447         return (0);
 448
 449 fail1:
 450         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 451         return (rc);
 452 }
 453
 454                         void
 455 efx_tx_qenable(
 456         __in    efx_txq_t *etp)
 457 {
 458         efx_nic_t *enp = etp->et_enp;
 459         const efx_tx_ops_t *etxop = enp->en_etxop;
 460
 461         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 462
 463         etxop->etxo_qenable(etp);
 464 }
 465
 466         __checkReturn   efx_rc_t
 467 efx_tx_qpio_enable(
 468         __in    efx_txq_t *etp)
 469 {
 470         efx_nic_t *enp = etp->et_enp;
 471         const efx_tx_ops_t *etxop = enp->en_etxop;
 472         efx_rc_t rc;
 473
 474         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 475
 476         if (~enp->en_features & EFX_FEATURE_PIO_BUFFERS) {
 477                 rc = ENOTSUP;
 478                 goto fail1;
 479         }
 480         if (etxop->etxo_qpio_enable == NULL) {
 481                 rc = ENOTSUP;
 482                 goto fail2;
 483         }
 484         if ((rc = etxop->etxo_qpio_enable(etp)) != 0)
 485                 goto fail3;
 486
 487         return (0);
 488
 489 fail3:
 490         EFSYS_PROBE(fail3);
 491 fail2:
 492         EFSYS_PROBE(fail2);
 493 fail1:
 494         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 495         return (rc);
 496 }
 497
 498                 void
 499 efx_tx_qpio_disable(
 500         __in    efx_txq_t *etp)
 501 {
 502         efx_nic_t *enp = etp->et_enp;
 503         const efx_tx_ops_t *etxop = enp->en_etxop;
 504
 505         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 506
 507         if (etxop->etxo_qpio_disable != NULL)
 508                 etxop->etxo_qpio_disable(etp);
 509 }
 510
 511         __checkReturn   efx_rc_t
 512 efx_tx_qpio_write(
 513         __in                    efx_txq_t *etp,
 514         __in_ecount(buf_length) uint8_t *buffer,
 515         __in                    size_t buf_length,
 516         __in                    size_t pio_buf_offset)
 517 {
 518         efx_nic_t *enp = etp->et_enp;
 519         const efx_tx_ops_t *etxop = enp->en_etxop;
 520         efx_rc_t rc;
 521
 522         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 523
 524         if (etxop->etxo_qpio_write != NULL) {
 525                 if ((rc = etxop->etxo_qpio_write(etp, buffer, buf_length,
 526                                                 pio_buf_offset)) != 0)
 527                         goto fail1;
 528                 return (0);
 529         }
 530
 531         return (ENOTSUP);
 532
 533 fail1:
 534         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 535         return (rc);
 536 }
 537
 538         __checkReturn   efx_rc_t
 539 efx_tx_qpio_post(
 540         __in                    efx_txq_t *etp,
 541         __in                    size_t pkt_length,
 542         __in                    unsigned int completed,
 543         __inout                 unsigned int *addedp)
 544 {
 545         efx_nic_t *enp = etp->et_enp;
 546         const efx_tx_ops_t *etxop = enp->en_etxop;
 547         efx_rc_t rc;
 548
 549         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 550
 551         if (etxop->etxo_qpio_post != NULL) {
 552                 if ((rc = etxop->etxo_qpio_post(etp, pkt_length, completed,
 553                                                 addedp)) != 0)
 554                         goto fail1;
 555                 return (0);
 556         }
 557
 558         return (ENOTSUP);
 559
 560 fail1:
 561         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 562         return (rc);
 563 }
 564
 565         __checkReturn           efx_rc_t
 566 efx_tx_qdesc_post(
 567         __in                    efx_txq_t *etp,
 568         __in_ecount(ndescs)     efx_desc_t *ed,
 569         __in                    unsigned int ndescs,
 570         __in                    unsigned int completed,
 571         __inout                 unsigned int *addedp)
 572 {
 573         efx_nic_t *enp = etp->et_enp;
 574         const efx_tx_ops_t *etxop = enp->en_etxop;
 575
 576         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 577
 578         return (etxop->etxo_qdesc_post(etp, ed, ndescs, completed, addedp));
 579 }
 580
 581         void
 582 efx_tx_qdesc_dma_create(
 583         __in    efx_txq_t *etp,
 584         __in    efsys_dma_addr_t addr,
 585         __in    size_t size,
 586         __in    boolean_t eop,
 587         __out   efx_desc_t *edp)
 588 {
 589         efx_nic_t *enp = etp->et_enp;
 590         const efx_tx_ops_t *etxop = enp->en_etxop;
 591
 592         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 593         EFSYS_ASSERT(etxop->etxo_qdesc_dma_create != NULL);
 594
 595         etxop->etxo_qdesc_dma_create(etp, addr, size, eop, edp);
 596 }
 597
 598         void
 599 efx_tx_qdesc_tso_create(
 600         __in    efx_txq_t *etp,
 601         __in    uint16_t ipv4_id,
 602         __in    uint32_t tcp_seq,
 603         __in    uint8_t  tcp_flags,
 604         __out   efx_desc_t *edp)
 605 {
 606         efx_nic_t *enp = etp->et_enp;
 607         const efx_tx_ops_t *etxop = enp->en_etxop;
 608
 609         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 610         EFSYS_ASSERT(etxop->etxo_qdesc_tso_create != NULL);
 611
 612         etxop->etxo_qdesc_tso_create(etp, ipv4_id, tcp_seq, tcp_flags, edp);
 613 }
 614
 615         void
 616 efx_tx_qdesc_tso2_create(
 617         __in                    efx_txq_t *etp,
 618         __in                    uint16_t ipv4_id,
 619         __in                    uint16_t outer_ipv4_id,
 620         __in                    uint32_t tcp_seq,
 621         __in                    uint16_t mss,
 622         __out_ecount(count)     efx_desc_t *edp,
 623         __in                    int count)
 624 {
 625         efx_nic_t *enp = etp->et_enp;
 626         const efx_tx_ops_t *etxop = enp->en_etxop;
 627
 628         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 629         EFSYS_ASSERT(etxop->etxo_qdesc_tso2_create != NULL);
 630
 631         etxop->etxo_qdesc_tso2_create(etp, ipv4_id, outer_ipv4_id,
 632             tcp_seq, mss, edp, count);
 633 }
 634
 635         void
 636 efx_tx_qdesc_vlantci_create(
 637         __in    efx_txq_t *etp,
 638         __in    uint16_t tci,
 639         __out   efx_desc_t *edp)
 640 {
 641         efx_nic_t *enp = etp->et_enp;
 642         const efx_tx_ops_t *etxop = enp->en_etxop;
 643
 644         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 645         EFSYS_ASSERT(etxop->etxo_qdesc_vlantci_create != NULL);
 646
 647         etxop->etxo_qdesc_vlantci_create(etp, tci, edp);
 648 }
 649
 650         void
 651 efx_tx_qdesc_checksum_create(
 652         __in    efx_txq_t *etp,
 653         __in    uint16_t flags,
 654         __out   efx_desc_t *edp)
 655 {
 656         efx_nic_t *enp = etp->et_enp;
 657         const efx_tx_ops_t *etxop = enp->en_etxop;
 658
 659         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 660         EFSYS_ASSERT(etxop->etxo_qdesc_checksum_create != NULL);
 661
 662         etxop->etxo_qdesc_checksum_create(etp, flags, edp);
 663 }
 664
 665
 666 #if EFSYS_OPT_QSTATS
 667                         void
 668 efx_tx_qstats_update(
 669         __in                            efx_txq_t *etp,
 670         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
 671 {
 672         efx_nic_t *enp = etp->et_enp;
 673         const efx_tx_ops_t *etxop = enp->en_etxop;
 674
 675         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 676
 677         etxop->etxo_qstats_update(etp, stat);
 678 }
 679 #endif
 680
 681
 682 #if EFSYS_OPT_SIENA
 683
 684 static  __checkReturn   efx_rc_t
 685 siena_tx_init(
 686         __in            efx_nic_t *enp)
 687 {
 688         efx_oword_t oword;
 689
 690         /*
 691          * Disable the timer-based TX DMA backoff and allow TX DMA to be
 692          * controlled by the RX FIFO fill level (although always allow a
 693          * minimal trickle).
 694          */
 695         EFX_BAR_READO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 696         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER, 0xfe);
 697         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER_EN, 1);
 698         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_ONE_PKT_PER_Q, 1);
 699         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PUSH_EN, 0);
 700         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DIS_NON_IP_EV, 1);
 701         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_THRESHOLD, 2);
 702         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_WD_TMR, 0x3fffff);
 703
 704         /*
 705          * Filter all packets less than 14 bytes to avoid parsing
 706          * errors.
 707          */
 708         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_FLUSH_MIN_LEN_EN, 1);
 709         EFX_BAR_WRITEO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 710
 711         /*
 712          * Do not set TX_NO_EOP_DISC_EN, since it limits packets to 16
 713          * descriptors (which is bad).
 714          */
 715         EFX_BAR_READO(enp, FR_AZ_TX_CFG_REG, &oword);
 716         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_NO_EOP_DISC_EN, 0);
 717         EFX_BAR_WRITEO(enp, FR_AZ_TX_CFG_REG, &oword);
 718
 719         return (0);
 720 }
 721
 722 #define EFX_TX_DESC(_etp, _addr, _size, _eop, _added)                   \
 723         do {                                                            \
 724                 unsigned int id;                                        \
 725                 size_t offset;                                          \
 726                 efx_qword_t qword;                                      \
 727                                                                         \
 728                 id = (_added)++ & (_etp)->et_mask;                      \
 729                 offset = id * sizeof (efx_qword_t);                     \
 730                                                                         \
 731                 EFSYS_PROBE5(tx_post, unsigned int, (_etp)->et_index,   \
 732                     unsigned int, id, efsys_dma_addr_t, (_addr),        \
 733                     size_t, (_size), boolean_t, (_eop));                \
 734                                                                         \
 735                 EFX_POPULATE_QWORD_4(qword,                             \
 736                     FSF_AZ_TX_KER_CONT, (_eop) ? 0 : 1,                 \
 737                     FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)(_size),        \
 738                     FSF_AZ_TX_KER_BUF_ADDR_DW0,                         \
 739                     (uint32_t)((_addr) & 0xffffffff),                   \
 740                     FSF_AZ_TX_KER_BUF_ADDR_DW1,                         \
 741                     (uint32_t)((_addr) >> 32));                         \
 742                 EFSYS_MEM_WRITEQ((_etp)->et_esmp, offset, &qword);      \
 743                                                                         \
 744                 _NOTE(CONSTANTCONDITION)                                \
 745         } while (B_FALSE)
 746
 747 static  __checkReturn           efx_rc_t
 748 siena_tx_qpost(
 749         __in                    efx_txq_t *etp,
 750         __in_ecount(ndescs)     efx_buffer_t *eb,
 751         __in                    unsigned int ndescs,
 752         __in                    unsigned int completed,
 753         __inout                 unsigned int *addedp)
 754 {
 755         unsigned int added = *addedp;
 756         unsigned int i;
 757
 758         if (added - completed + ndescs > EFX_TXQ_LIMIT(etp->et_mask + 1))
 759                 return (ENOSPC);
 760
 761         for (i = 0; i < ndescs; i++) {
 762                 efx_buffer_t *ebp = &eb[i];
 763                 efsys_dma_addr_t start = ebp->eb_addr;
 764                 size_t size = ebp->eb_size;
 765                 efsys_dma_addr_t end = start + size;
 766
 767                 /*
 768                  * Fragments must not span 4k boundaries.
 769                  * Here it is a stricter requirement than the maximum length.
 770                  */
 771                 EFSYS_ASSERT(P2ROUNDUP(start + 1,
 772                     etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= end);
 773
 774                 EFX_TX_DESC(etp, start, size, ebp->eb_eop, added);
 775         }
 776
 777         EFX_TX_QSTAT_INCR(etp, TX_POST);
 778
 779         *addedp = added;
 780         return (0);
 781 }
 782
 783 static          void
 784 siena_tx_qpush(
 785         __in    efx_txq_t *etp,
 786         __in    unsigned int added,
 787         __in    unsigned int pushed)
 788 {
 789         efx_nic_t *enp = etp->et_enp;
 790         uint32_t wptr;
 791         efx_dword_t dword;
 792         efx_oword_t oword;
 793
 794         /* Push the populated descriptors out */
 795         wptr = added & etp->et_mask;
 796
 797         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_DESC_WPTR, wptr);
 798
 799         /* Only write the third DWORD */
 800         EFX_POPULATE_DWORD_1(dword,
 801             EFX_DWORD_0, EFX_OWORD_FIELD(oword, EFX_DWORD_3));
 802
 803         /* Guarantee ordering of memory (descriptors) and PIO (doorbell) */
 804         EFX_DMA_SYNC_QUEUE_FOR_DEVICE(etp->et_esmp, etp->et_mask + 1,
 805             wptr, pushed & etp->et_mask);
 806         EFSYS_PIO_WRITE_BARRIER();
 807         EFX_BAR_TBL_WRITED3(enp, FR_BZ_TX_DESC_UPD_REGP0,
 808                             etp->et_index, &dword, B_FALSE);
 809 }
 810
 811 #define EFX_MAX_PACE_VALUE 20
 812
 813 static  __checkReturn   efx_rc_t
 814 siena_tx_qpace(
 815         __in            efx_txq_t *etp,
 816         __in            unsigned int ns)
 817 {
 818         efx_nic_t *enp = etp->et_enp;
 819         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 820         efx_oword_t oword;
 821         unsigned int pace_val;
 822         unsigned int timer_period;
 823         efx_rc_t rc;
 824
 825         if (ns == 0) {
 826                 pace_val = 0;
 827         } else {
 828                 /*
 829                  * The pace_val to write into the table is s.t
 830                  * ns <= timer_period * (2 ^ pace_val)
 831                  */
 832                 timer_period = 104 / encp->enc_clk_mult;
 833                 for (pace_val = 1; pace_val <= EFX_MAX_PACE_VALUE; pace_val++) {
 834                         if ((timer_period << pace_val) >= ns)
 835                                 break;
 836                 }
 837         }
 838         if (pace_val > EFX_MAX_PACE_VALUE) {
 839                 rc = EINVAL;
 840                 goto fail1;
 841         }
 842
 843         /* Update the pacing table */
 844         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_PACE, pace_val);
 845         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_PACE_TBL, etp->et_index,
 846             &oword, B_TRUE);
 847
 848         return (0);
 849
 850 fail1:
 851         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 852
 853         return (rc);
 854 }
 855
 856 static  __checkReturn   efx_rc_t
 857 siena_tx_qflush(
 858         __in            efx_txq_t *etp)
 859 {
 860         efx_nic_t *enp = etp->et_enp;
 861         efx_oword_t oword;
 862         uint32_t label;
 863
 864         efx_tx_qpace(etp, 0);
 865
 866         label = etp->et_index;
 867
 868         /* Flush the queue */
 869         EFX_POPULATE_OWORD_2(oword, FRF_AZ_TX_FLUSH_DESCQ_CMD, 1,
 870             FRF_AZ_TX_FLUSH_DESCQ, label);
 871         EFX_BAR_WRITEO(enp, FR_AZ_TX_FLUSH_DESCQ_REG, &oword);
 872
 873         return (0);
 874 }
 875
 876 static          void
 877 siena_tx_qenable(
 878         __in    efx_txq_t *etp)
 879 {
 880         efx_nic_t *enp = etp->et_enp;
 881         efx_oword_t oword;
 882
 883         EFX_BAR_TBL_READO(enp, FR_AZ_TX_DESC_PTR_TBL,
 884                             etp->et_index, &oword, B_TRUE);
 885
 886         EFSYS_PROBE5(tx_descq_ptr, unsigned int, etp->et_index,
 887             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_3),
 888             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_2),
 889             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_1),
 890             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_0));
 891
 892         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DC_HW_RPTR, 0);
 893         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_HW_RPTR, 0);
 894         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_EN, 1);
 895
 896         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 897                             etp->et_index, &oword, B_TRUE);
 898 }
 899
 900 static  __checkReturn   efx_rc_t
 901 siena_tx_qcreate(
 902         __in            efx_nic_t *enp,
 903         __in            unsigned int index,
 904         __in            unsigned int label,
 905         __in            efsys_mem_t *esmp,
 906         __in            size_t ndescs,
 907         __in            uint32_t id,
 908         __in            uint16_t flags,
 909         __in            efx_evq_t *eep,
 910         __in            efx_txq_t *etp,
 911         __out           unsigned int *addedp)
 912 {
 913         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 914         efx_oword_t oword;
 915         uint32_t size;
 916         uint16_t inner_csum;
 917         efx_rc_t rc;
 918
 919         _NOTE(ARGUNUSED(esmp))
 920
 921         EFX_STATIC_ASSERT(EFX_EV_TX_NLABELS ==
 922             (1 << FRF_AZ_TX_DESCQ_LABEL_WIDTH));
 923         EFSYS_ASSERT3U(label, <, EFX_EV_TX_NLABELS);
 924
 925         EFSYS_ASSERT(ISP2(encp->enc_txq_max_ndescs));
 926         EFX_STATIC_ASSERT(ISP2(EFX_TXQ_MINNDESCS));
 927
 928         if (!ISP2(ndescs) ||
 929             (ndescs < EFX_TXQ_MINNDESCS) || (ndescs > EFX_EVQ_MAXNEVS)) {
 930                 rc = EINVAL;
 931                 goto fail1;
 932         }
 933         if (index >= encp->enc_txq_limit) {
 934                 rc = EINVAL;
 935                 goto fail2;
 936         }
 937         for (size = 0;
 938             (1 << size) <= (int)(encp->enc_txq_max_ndescs / EFX_TXQ_MINNDESCS);
 939             size++)
 940                 if ((1 << size) == (int)(ndescs / EFX_TXQ_MINNDESCS))
 941                         break;
 942         if (id + (1 << size) >= encp->enc_buftbl_limit) {
 943                 rc = EINVAL;
 944                 goto fail3;
 945         }
 946
 947         inner_csum = EFX_TXQ_CKSUM_INNER_IPV4 | EFX_TXQ_CKSUM_INNER_TCPUDP;
 948         if ((flags & inner_csum) != 0) {
 949                 rc = EINVAL;
 950                 goto fail4;
 951         }
 952
 953         /* Set up the new descriptor queue */
 954         *addedp = 0;
 955
 956         EFX_POPULATE_OWORD_6(oword,
 957             FRF_AZ_TX_DESCQ_BUF_BASE_ID, id,
 958             FRF_AZ_TX_DESCQ_EVQ_ID, eep->ee_index,
 959             FRF_AZ_TX_DESCQ_OWNER_ID, 0,
 960             FRF_AZ_TX_DESCQ_LABEL, label,
 961             FRF_AZ_TX_DESCQ_SIZE, size,
 962             FRF_AZ_TX_DESCQ_TYPE, 0);
 963
 964         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_NON_IP_DROP_DIS, 1);
 965         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_IP_CHKSM_DIS,
 966             (flags & EFX_TXQ_CKSUM_IPV4) ? 0 : 1);
 967         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_TCP_CHKSM_DIS,
 968             (flags & EFX_TXQ_CKSUM_TCPUDP) ? 0 : 1);
 969
 970         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 971             etp->et_index, &oword, B_TRUE);
 972
 973         return (0);
 974
 975 fail4:
 976         EFSYS_PROBE(fail4);
 977 fail3:
 978         EFSYS_PROBE(fail3);
 979 fail2:
 980         EFSYS_PROBE(fail2);
 981 fail1:
 982         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 983
 984         return (rc);
 985 }
 986
 987         __checkReturn           efx_rc_t
 988 siena_tx_qdesc_post(
 989         __in                    efx_txq_t *etp,
 990         __in_ecount(ndescs)     efx_desc_t *ed,
 991         __in                    unsigned int ndescs,
 992         __in                    unsigned int completed,
 993         __inout                 unsigned int *addedp)
 994 {
 995         unsigned int added = *addedp;
 996         unsigned int i;
 997         efx_rc_t rc;
 998
 999         if (added - completed + ndescs > EFX_TXQ_LIMIT(etp->et_mask + 1)) {
1000                 rc = ENOSPC;
1001                 goto fail1;
1002         }
1003
1004         for (i = 0; i < ndescs; i++) {
1005                 efx_desc_t *edp = &ed[i];
1006                 unsigned int id;
1007                 size_t offset;
1008
1009                 id = added++ & etp->et_mask;
1010                 offset = id * sizeof (efx_desc_t);
1011
1012                 EFSYS_MEM_WRITEQ(etp->et_esmp, offset, &edp->ed_eq);
1013         }
1014
1015         EFSYS_PROBE3(tx_desc_post, unsigned int, etp->et_index,
1016                     unsigned int, added, unsigned int, ndescs);
1017
1018         EFX_TX_QSTAT_INCR(etp, TX_POST);
1019
1020         *addedp = added;
1021         return (0);
1022
1023 fail1:
1024         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1025         return (rc);
1026 }
1027
1028         void
1029 siena_tx_qdesc_dma_create(
1030         __in    efx_txq_t *etp,
1031         __in    efsys_dma_addr_t addr,
1032         __in    size_t size,
1033         __in    boolean_t eop,
1034         __out   efx_desc_t *edp)
1035 {
1036         /*
1037          * Fragments must not span 4k boundaries.
1038          * Here it is a stricter requirement than the maximum length.
1039          */
1040         EFSYS_ASSERT(P2ROUNDUP(addr + 1,
1041             etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= addr + size);
1042
1043         EFSYS_PROBE4(tx_desc_dma_create, unsigned int, etp->et_index,
1044                     efsys_dma_addr_t, addr,
1045                     size_t, size, boolean_t, eop);
1046
1047         EFX_POPULATE_QWORD_4(edp->ed_eq,
1048                             FSF_AZ_TX_KER_CONT, eop ? 0 : 1,
1049                             FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)size,
1050                             FSF_AZ_TX_KER_BUF_ADDR_DW0,
1051                             (uint32_t)(addr & 0xffffffff),
1052                             FSF_AZ_TX_KER_BUF_ADDR_DW1,
1053                             (uint32_t)(addr >> 32));
1054 }
1055
1056 #endif /* EFSYS_OPT_SIENA */
1057
1058 #if EFSYS_OPT_QSTATS
1059 #if EFSYS_OPT_NAMES
1060 /* START MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock 2866874ecd7a363b */
1061 static const char * const __efx_tx_qstat_name[] = {
1062         "post",
1063         "post_pio",
1064 };
1065 /* END MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock */
1066
1067                 const char *
1068 efx_tx_qstat_name(
1069         __in    efx_nic_t *enp,
1070         __in    unsigned int id)
1071 {
1072         _NOTE(ARGUNUSED(enp))
1073         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
1074         EFSYS_ASSERT3U(id, <, TX_NQSTATS);
1075
1076         return (__efx_tx_qstat_name[id]);
1077 }
1078 #endif  /* EFSYS_OPT_NAMES */
1079 #endif /* EFSYS_OPT_QSTATS */
1080
1081 #if EFSYS_OPT_SIENA
1082
1083 #if EFSYS_OPT_QSTATS
1084 static                                  void
1085 siena_tx_qstats_update(
1086         __in                            efx_txq_t *etp,
1087         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
1088 {
1089         unsigned int id;
1090
1091         for (id = 0; id < TX_NQSTATS; id++) {
1092                 efsys_stat_t *essp = &stat[id];
1093
1094                 EFSYS_STAT_INCR(essp, etp->et_stat[id]);
1095                 etp->et_stat[id] = 0;
1096         }
1097 }
1098 #endif  /* EFSYS_OPT_QSTATS */
1099
1100 static          void
1101 siena_tx_qdestroy(
1102         __in    efx_txq_t *etp)
1103 {
1104         efx_nic_t *enp = etp->et_enp;
1105         efx_oword_t oword;
1106
1107         /* Purge descriptor queue */
1108         EFX_ZERO_OWORD(oword);
1109
1110         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
1111                             etp->et_index, &oword, B_TRUE);
1112 }
1113
1114 static          void
1115 siena_tx_fini(
1116         __in    efx_nic_t *enp)
1117 {
1118         _NOTE(ARGUNUSED(enp))
1119 }
1120
1121 #endif /* EFSYS_OPT_SIENA */