drivers/net/sfc/base/efx_tx.c

   1 /*
   2  * Copyright (c) 2007-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include "efx.h"
  32 #include "efx_impl.h"
  33
  34 #if EFSYS_OPT_QSTATS
  35 #define EFX_TX_QSTAT_INCR(_etp, _stat)                                  \
  36         do {                                                            \
  37                 (_etp)->et_stat[_stat]++;                               \
  38         _NOTE(CONSTANTCONDITION)                                        \
  39         } while (B_FALSE)
  40 #else
  41 #define EFX_TX_QSTAT_INCR(_etp, _stat)
  42 #endif
  43
  44 #if EFSYS_OPT_SIENA
  45
  46 static  __checkReturn   efx_rc_t
  47 siena_tx_init(
  48         __in            efx_nic_t *enp);
  49
  50 static                  void
  51 siena_tx_fini(
  52         __in            efx_nic_t *enp);
  53
  54 static  __checkReturn   efx_rc_t
  55 siena_tx_qcreate(
  56         __in            efx_nic_t *enp,
  57         __in            unsigned int index,
  58         __in            unsigned int label,
  59         __in            efsys_mem_t *esmp,
  60         __in            size_t n,
  61         __in            uint32_t id,
  62         __in            uint16_t flags,
  63         __in            efx_evq_t *eep,
  64         __in            efx_txq_t *etp,
  65         __out           unsigned int *addedp);
  66
  67 static          void
  68 siena_tx_qdestroy(
  69         __in    efx_txq_t *etp);
  70
  71 static  __checkReturn   efx_rc_t
  72 siena_tx_qpost(
  73         __in            efx_txq_t *etp,
  74         __in_ecount(n)  efx_buffer_t *eb,
  75         __in            unsigned int n,
  76         __in            unsigned int completed,
  77         __inout         unsigned int *addedp);
  78
  79 static                  void
  80 siena_tx_qpush(
  81         __in    efx_txq_t *etp,
  82         __in    unsigned int added,
  83         __in    unsigned int pushed);
  84
  85 static  __checkReturn   efx_rc_t
  86 siena_tx_qpace(
  87         __in            efx_txq_t *etp,
  88         __in            unsigned int ns);
  89
  90 static  __checkReturn   efx_rc_t
  91 siena_tx_qflush(
  92         __in            efx_txq_t *etp);
  93
  94 static                  void
  95 siena_tx_qenable(
  96         __in    efx_txq_t *etp);
  97
  98         __checkReturn   efx_rc_t
  99 siena_tx_qdesc_post(
 100         __in            efx_txq_t *etp,
 101         __in_ecount(n)  efx_desc_t *ed,
 102         __in            unsigned int n,
 103         __in            unsigned int completed,
 104         __inout         unsigned int *addedp);
 105
 106         void
 107 siena_tx_qdesc_dma_create(
 108         __in    efx_txq_t *etp,
 109         __in    efsys_dma_addr_t addr,
 110         __in    size_t size,
 111         __in    boolean_t eop,
 112         __out   efx_desc_t *edp);
 113
 114 #if EFSYS_OPT_QSTATS
 115 static                  void
 116 siena_tx_qstats_update(
 117         __in                            efx_txq_t *etp,
 118         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
 119 #endif
 120
 121 #endif /* EFSYS_OPT_SIENA */
 122
 123
 124 #if EFSYS_OPT_SIENA
 125 static const efx_tx_ops_t       __efx_tx_siena_ops = {
 126         siena_tx_init,                          /* etxo_init */
 127         siena_tx_fini,                          /* etxo_fini */
 128         siena_tx_qcreate,                       /* etxo_qcreate */
 129         siena_tx_qdestroy,                      /* etxo_qdestroy */
 130         siena_tx_qpost,                         /* etxo_qpost */
 131         siena_tx_qpush,                         /* etxo_qpush */
 132         siena_tx_qpace,                         /* etxo_qpace */
 133         siena_tx_qflush,                        /* etxo_qflush */
 134         siena_tx_qenable,                       /* etxo_qenable */
 135         NULL,                                   /* etxo_qpio_enable */
 136         NULL,                                   /* etxo_qpio_disable */
 137         NULL,                                   /* etxo_qpio_write */
 138         NULL,                                   /* etxo_qpio_post */
 139         siena_tx_qdesc_post,                    /* etxo_qdesc_post */
 140         siena_tx_qdesc_dma_create,              /* etxo_qdesc_dma_create */
 141         NULL,                                   /* etxo_qdesc_tso_create */
 142         NULL,                                   /* etxo_qdesc_tso2_create */
 143         NULL,                                   /* etxo_qdesc_vlantci_create */
 144 #if EFSYS_OPT_QSTATS
 145         siena_tx_qstats_update,                 /* etxo_qstats_update */
 146 #endif
 147 };
 148 #endif /* EFSYS_OPT_SIENA */
 149
 150 #if EFSYS_OPT_HUNTINGTON
 151 static const efx_tx_ops_t       __efx_tx_hunt_ops = {
 152         ef10_tx_init,                           /* etxo_init */
 153         ef10_tx_fini,                           /* etxo_fini */
 154         ef10_tx_qcreate,                        /* etxo_qcreate */
 155         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 156         ef10_tx_qpost,                          /* etxo_qpost */
 157         ef10_tx_qpush,                          /* etxo_qpush */
 158         ef10_tx_qpace,                          /* etxo_qpace */
 159         ef10_tx_qflush,                         /* etxo_qflush */
 160         ef10_tx_qenable,                        /* etxo_qenable */
 161         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 162         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 163         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 164         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 165         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 166         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 167         ef10_tx_qdesc_tso_create,               /* etxo_qdesc_tso_create */
 168         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 169         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 170 #if EFSYS_OPT_QSTATS
 171         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 172 #endif
 173 };
 174 #endif /* EFSYS_OPT_HUNTINGTON */
 175
 176 #if EFSYS_OPT_MEDFORD
 177 static const efx_tx_ops_t       __efx_tx_medford_ops = {
 178         ef10_tx_init,                           /* etxo_init */
 179         ef10_tx_fini,                           /* etxo_fini */
 180         ef10_tx_qcreate,                        /* etxo_qcreate */
 181         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 182         ef10_tx_qpost,                          /* etxo_qpost */
 183         ef10_tx_qpush,                          /* etxo_qpush */
 184         ef10_tx_qpace,                          /* etxo_qpace */
 185         ef10_tx_qflush,                         /* etxo_qflush */
 186         ef10_tx_qenable,                        /* etxo_qenable */
 187         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 188         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 189         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 190         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 191         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 192         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 193         NULL,                                   /* etxo_qdesc_tso_create */
 194         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 195         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 196 #if EFSYS_OPT_QSTATS
 197         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 198 #endif
 199 };
 200 #endif /* EFSYS_OPT_MEDFORD */
 201
 202         __checkReturn   efx_rc_t
 203 efx_tx_init(
 204         __in            efx_nic_t *enp)
 205 {
 206         const efx_tx_ops_t *etxop;
 207         efx_rc_t rc;
 208
 209         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 210         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 211
 212         if (!(enp->en_mod_flags & EFX_MOD_EV)) {
 213                 rc = EINVAL;
 214                 goto fail1;
 215         }
 216
 217         if (enp->en_mod_flags & EFX_MOD_TX) {
 218                 rc = EINVAL;
 219                 goto fail2;
 220         }
 221
 222         switch (enp->en_family) {
 223 #if EFSYS_OPT_SIENA
 224         case EFX_FAMILY_SIENA:
 225                 etxop = &__efx_tx_siena_ops;
 226                 break;
 227 #endif /* EFSYS_OPT_SIENA */
 228
 229 #if EFSYS_OPT_HUNTINGTON
 230         case EFX_FAMILY_HUNTINGTON:
 231                 etxop = &__efx_tx_hunt_ops;
 232                 break;
 233 #endif /* EFSYS_OPT_HUNTINGTON */
 234
 235 #if EFSYS_OPT_MEDFORD
 236         case EFX_FAMILY_MEDFORD:
 237                 etxop = &__efx_tx_medford_ops;
 238                 break;
 239 #endif /* EFSYS_OPT_MEDFORD */
 240
 241         default:
 242                 EFSYS_ASSERT(0);
 243                 rc = ENOTSUP;
 244                 goto fail3;
 245         }
 246
 247         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 248
 249         if ((rc = etxop->etxo_init(enp)) != 0)
 250                 goto fail4;
 251
 252         enp->en_etxop = etxop;
 253         enp->en_mod_flags |= EFX_MOD_TX;
 254         return (0);
 255
 256 fail4:
 257         EFSYS_PROBE(fail4);
 258 fail3:
 259         EFSYS_PROBE(fail3);
 260 fail2:
 261         EFSYS_PROBE(fail2);
 262 fail1:
 263         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 264
 265         enp->en_etxop = NULL;
 266         enp->en_mod_flags &= ~EFX_MOD_TX;
 267         return (rc);
 268 }
 269
 270                         void
 271 efx_tx_fini(
 272         __in    efx_nic_t *enp)
 273 {
 274         const efx_tx_ops_t *etxop = enp->en_etxop;
 275
 276         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 277         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 278         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 279         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 280
 281         etxop->etxo_fini(enp);
 282
 283         enp->en_etxop = NULL;
 284         enp->en_mod_flags &= ~EFX_MOD_TX;
 285 }
 286
 287         __checkReturn   efx_rc_t
 288 efx_tx_qcreate(
 289         __in            efx_nic_t *enp,
 290         __in            unsigned int index,
 291         __in            unsigned int label,
 292         __in            efsys_mem_t *esmp,
 293         __in            size_t n,
 294         __in            uint32_t id,
 295         __in            uint16_t flags,
 296         __in            efx_evq_t *eep,
 297         __deref_out     efx_txq_t **etpp,
 298         __out           unsigned int *addedp)
 299 {
 300         const efx_tx_ops_t *etxop = enp->en_etxop;
 301         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 302         efx_txq_t *etp;
 303         efx_rc_t rc;
 304
 305         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 306         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 307
 308         EFSYS_ASSERT3U(enp->en_tx_qcount + 1, <, encp->enc_txq_limit);
 309
 310         /* Allocate an TXQ object */
 311         EFSYS_KMEM_ALLOC(enp->en_esip, sizeof (efx_txq_t), etp);
 312
 313         if (etp == NULL) {
 314                 rc = ENOMEM;
 315                 goto fail1;
 316         }
 317
 318         etp->et_magic = EFX_TXQ_MAGIC;
 319         etp->et_enp = enp;
 320         etp->et_index = index;
 321         etp->et_mask = n - 1;
 322         etp->et_esmp = esmp;
 323
 324         /* Initial descriptor index may be modified by etxo_qcreate */
 325         *addedp = 0;
 326
 327         if ((rc = etxop->etxo_qcreate(enp, index, label, esmp,
 328             n, id, flags, eep, etp, addedp)) != 0)
 329                 goto fail2;
 330
 331         enp->en_tx_qcount++;
 332         *etpp = etp;
 333
 334         return (0);
 335
 336 fail2:
 337         EFSYS_PROBE(fail2);
 338         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 339 fail1:
 340         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 341         return (rc);
 342 }
 343
 344                 void
 345 efx_tx_qdestroy(
 346         __in    efx_txq_t *etp)
 347 {
 348         efx_nic_t *enp = etp->et_enp;
 349         const efx_tx_ops_t *etxop = enp->en_etxop;
 350
 351         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 352
 353         EFSYS_ASSERT(enp->en_tx_qcount != 0);
 354         --enp->en_tx_qcount;
 355
 356         etxop->etxo_qdestroy(etp);
 357
 358         /* Free the TXQ object */
 359         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 360 }
 361
 362         __checkReturn   efx_rc_t
 363 efx_tx_qpost(
 364         __in            efx_txq_t *etp,
 365         __in_ecount(n)  efx_buffer_t *eb,
 366         __in            unsigned int n,
 367         __in            unsigned int completed,
 368         __inout         unsigned int *addedp)
 369 {
 370         efx_nic_t *enp = etp->et_enp;
 371         const efx_tx_ops_t *etxop = enp->en_etxop;
 372         efx_rc_t rc;
 373
 374         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 375
 376         if ((rc = etxop->etxo_qpost(etp, eb,
 377             n, completed, addedp)) != 0)
 378                 goto fail1;
 379
 380         return (0);
 381
 382 fail1:
 383         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 384         return (rc);
 385 }
 386
 387                         void
 388 efx_tx_qpush(
 389         __in    efx_txq_t *etp,
 390         __in    unsigned int added,
 391         __in    unsigned int pushed)
 392 {
 393         efx_nic_t *enp = etp->et_enp;
 394         const efx_tx_ops_t *etxop = enp->en_etxop;
 395
 396         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 397
 398         etxop->etxo_qpush(etp, added, pushed);
 399 }
 400
 401         __checkReturn   efx_rc_t
 402 efx_tx_qpace(
 403         __in            efx_txq_t *etp,
 404         __in            unsigned int ns)
 405 {
 406         efx_nic_t *enp = etp->et_enp;
 407         const efx_tx_ops_t *etxop = enp->en_etxop;
 408         efx_rc_t rc;
 409
 410         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 411
 412         if ((rc = etxop->etxo_qpace(etp, ns)) != 0)
 413                 goto fail1;
 414
 415         return (0);
 416
 417 fail1:
 418         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 419         return (rc);
 420 }
 421
 422         __checkReturn   efx_rc_t
 423 efx_tx_qflush(
 424         __in    efx_txq_t *etp)
 425 {
 426         efx_nic_t *enp = etp->et_enp;
 427         const efx_tx_ops_t *etxop = enp->en_etxop;
 428         efx_rc_t rc;
 429
 430         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 431
 432         if ((rc = etxop->etxo_qflush(etp)) != 0)
 433                 goto fail1;
 434
 435         return (0);
 436
 437 fail1:
 438         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 439         return (rc);
 440 }
 441
 442                         void
 443 efx_tx_qenable(
 444         __in    efx_txq_t *etp)
 445 {
 446         efx_nic_t *enp = etp->et_enp;
 447         const efx_tx_ops_t *etxop = enp->en_etxop;
 448
 449         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 450
 451         etxop->etxo_qenable(etp);
 452 }
 453
 454         __checkReturn   efx_rc_t
 455 efx_tx_qpio_enable(
 456         __in    efx_txq_t *etp)
 457 {
 458         efx_nic_t *enp = etp->et_enp;
 459         const efx_tx_ops_t *etxop = enp->en_etxop;
 460         efx_rc_t rc;
 461
 462         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 463
 464         if (~enp->en_features & EFX_FEATURE_PIO_BUFFERS) {
 465                 rc = ENOTSUP;
 466                 goto fail1;
 467         }
 468         if (etxop->etxo_qpio_enable == NULL) {
 469                 rc = ENOTSUP;
 470                 goto fail2;
 471         }
 472         if ((rc = etxop->etxo_qpio_enable(etp)) != 0)
 473                 goto fail3;
 474
 475         return (0);
 476
 477 fail3:
 478         EFSYS_PROBE(fail3);
 479 fail2:
 480         EFSYS_PROBE(fail2);
 481 fail1:
 482         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 483         return (rc);
 484 }
 485
 486                 void
 487 efx_tx_qpio_disable(
 488         __in    efx_txq_t *etp)
 489 {
 490         efx_nic_t *enp = etp->et_enp;
 491         const efx_tx_ops_t *etxop = enp->en_etxop;
 492
 493         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 494
 495         if (etxop->etxo_qpio_disable != NULL)
 496                 etxop->etxo_qpio_disable(etp);
 497 }
 498
 499         __checkReturn   efx_rc_t
 500 efx_tx_qpio_write(
 501         __in                    efx_txq_t *etp,
 502         __in_ecount(buf_length) uint8_t *buffer,
 503         __in                    size_t buf_length,
 504         __in                    size_t pio_buf_offset)
 505 {
 506         efx_nic_t *enp = etp->et_enp;
 507         const efx_tx_ops_t *etxop = enp->en_etxop;
 508         efx_rc_t rc;
 509
 510         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 511
 512         if (etxop->etxo_qpio_write != NULL) {
 513                 if ((rc = etxop->etxo_qpio_write(etp, buffer, buf_length,
 514                                                 pio_buf_offset)) != 0)
 515                         goto fail1;
 516                 return (0);
 517         }
 518
 519         return (ENOTSUP);
 520
 521 fail1:
 522         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 523         return (rc);
 524 }
 525
 526         __checkReturn   efx_rc_t
 527 efx_tx_qpio_post(
 528         __in                    efx_txq_t *etp,
 529         __in                    size_t pkt_length,
 530         __in                    unsigned int completed,
 531         __inout                 unsigned int *addedp)
 532 {
 533         efx_nic_t *enp = etp->et_enp;
 534         const efx_tx_ops_t *etxop = enp->en_etxop;
 535         efx_rc_t rc;
 536
 537         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 538
 539         if (etxop->etxo_qpio_post != NULL) {
 540                 if ((rc = etxop->etxo_qpio_post(etp, pkt_length, completed,
 541                                                 addedp)) != 0)
 542                         goto fail1;
 543                 return (0);
 544         }
 545
 546         return (ENOTSUP);
 547
 548 fail1:
 549         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 550         return (rc);
 551 }
 552
 553         __checkReturn   efx_rc_t
 554 efx_tx_qdesc_post(
 555         __in            efx_txq_t *etp,
 556         __in_ecount(n)  efx_desc_t *ed,
 557         __in            unsigned int n,
 558         __in            unsigned int completed,
 559         __inout         unsigned int *addedp)
 560 {
 561         efx_nic_t *enp = etp->et_enp;
 562         const efx_tx_ops_t *etxop = enp->en_etxop;
 563         efx_rc_t rc;
 564
 565         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 566
 567         if ((rc = etxop->etxo_qdesc_post(etp, ed,
 568             n, completed, addedp)) != 0)
 569                 goto fail1;
 570
 571         return (0);
 572
 573 fail1:
 574         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 575         return (rc);
 576 }
 577
 578         void
 579 efx_tx_qdesc_dma_create(
 580         __in    efx_txq_t *etp,
 581         __in    efsys_dma_addr_t addr,
 582         __in    size_t size,
 583         __in    boolean_t eop,
 584         __out   efx_desc_t *edp)
 585 {
 586         efx_nic_t *enp = etp->et_enp;
 587         const efx_tx_ops_t *etxop = enp->en_etxop;
 588
 589         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 590         EFSYS_ASSERT(etxop->etxo_qdesc_dma_create != NULL);
 591
 592         etxop->etxo_qdesc_dma_create(etp, addr, size, eop, edp);
 593 }
 594
 595         void
 596 efx_tx_qdesc_tso_create(
 597         __in    efx_txq_t *etp,
 598         __in    uint16_t ipv4_id,
 599         __in    uint32_t tcp_seq,
 600         __in    uint8_t  tcp_flags,
 601         __out   efx_desc_t *edp)
 602 {
 603         efx_nic_t *enp = etp->et_enp;
 604         const efx_tx_ops_t *etxop = enp->en_etxop;
 605
 606         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 607         EFSYS_ASSERT(etxop->etxo_qdesc_tso_create != NULL);
 608
 609         etxop->etxo_qdesc_tso_create(etp, ipv4_id, tcp_seq, tcp_flags, edp);
 610 }
 611
 612         void
 613 efx_tx_qdesc_tso2_create(
 614         __in                    efx_txq_t *etp,
 615         __in                    uint16_t ipv4_id,
 616         __in                    uint32_t tcp_seq,
 617         __in                    uint16_t mss,
 618         __out_ecount(count)     efx_desc_t *edp,
 619         __in                    int count)
 620 {
 621         efx_nic_t *enp = etp->et_enp;
 622         const efx_tx_ops_t *etxop = enp->en_etxop;
 623
 624         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 625         EFSYS_ASSERT(etxop->etxo_qdesc_tso2_create != NULL);
 626
 627         etxop->etxo_qdesc_tso2_create(etp, ipv4_id, tcp_seq, mss, edp, count);
 628 }
 629
 630         void
 631 efx_tx_qdesc_vlantci_create(
 632         __in    efx_txq_t *etp,
 633         __in    uint16_t tci,
 634         __out   efx_desc_t *edp)
 635 {
 636         efx_nic_t *enp = etp->et_enp;
 637         const efx_tx_ops_t *etxop = enp->en_etxop;
 638
 639         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 640         EFSYS_ASSERT(etxop->etxo_qdesc_vlantci_create != NULL);
 641
 642         etxop->etxo_qdesc_vlantci_create(etp, tci, edp);
 643 }
 644
 645
 646 #if EFSYS_OPT_QSTATS
 647                         void
 648 efx_tx_qstats_update(
 649         __in                            efx_txq_t *etp,
 650         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
 651 {
 652         efx_nic_t *enp = etp->et_enp;
 653         const efx_tx_ops_t *etxop = enp->en_etxop;
 654
 655         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 656
 657         etxop->etxo_qstats_update(etp, stat);
 658 }
 659 #endif
 660
 661
 662 #if EFSYS_OPT_SIENA
 663
 664 static  __checkReturn   efx_rc_t
 665 siena_tx_init(
 666         __in            efx_nic_t *enp)
 667 {
 668         efx_oword_t oword;
 669
 670         /*
 671          * Disable the timer-based TX DMA backoff and allow TX DMA to be
 672          * controlled by the RX FIFO fill level (although always allow a
 673          * minimal trickle).
 674          */
 675         EFX_BAR_READO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 676         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER, 0xfe);
 677         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER_EN, 1);
 678         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_ONE_PKT_PER_Q, 1);
 679         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PUSH_EN, 0);
 680         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DIS_NON_IP_EV, 1);
 681         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_THRESHOLD, 2);
 682         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_WD_TMR, 0x3fffff);
 683
 684         /*
 685          * Filter all packets less than 14 bytes to avoid parsing
 686          * errors.
 687          */
 688         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_FLUSH_MIN_LEN_EN, 1);
 689         EFX_BAR_WRITEO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 690
 691         /*
 692          * Do not set TX_NO_EOP_DISC_EN, since it limits packets to 16
 693          * descriptors (which is bad).
 694          */
 695         EFX_BAR_READO(enp, FR_AZ_TX_CFG_REG, &oword);
 696         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_NO_EOP_DISC_EN, 0);
 697         EFX_BAR_WRITEO(enp, FR_AZ_TX_CFG_REG, &oword);
 698
 699         return (0);
 700 }
 701
 702 #define EFX_TX_DESC(_etp, _addr, _size, _eop, _added)                   \
 703         do {                                                            \
 704                 unsigned int id;                                        \
 705                 size_t offset;                                          \
 706                 efx_qword_t qword;                                      \
 707                                                                         \
 708                 id = (_added)++ & (_etp)->et_mask;                      \
 709                 offset = id * sizeof (efx_qword_t);                     \
 710                                                                         \
 711                 EFSYS_PROBE5(tx_post, unsigned int, (_etp)->et_index,   \
 712                     unsigned int, id, efsys_dma_addr_t, (_addr),        \
 713                     size_t, (_size), boolean_t, (_eop));                \
 714                                                                         \
 715                 EFX_POPULATE_QWORD_4(qword,                             \
 716                     FSF_AZ_TX_KER_CONT, (_eop) ? 0 : 1,                 \
 717                     FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)(_size),        \
 718                     FSF_AZ_TX_KER_BUF_ADDR_DW0,                         \
 719                     (uint32_t)((_addr) & 0xffffffff),                   \
 720                     FSF_AZ_TX_KER_BUF_ADDR_DW1,                         \
 721                     (uint32_t)((_addr) >> 32));                         \
 722                 EFSYS_MEM_WRITEQ((_etp)->et_esmp, offset, &qword);      \
 723                                                                         \
 724                 _NOTE(CONSTANTCONDITION)                                \
 725         } while (B_FALSE)
 726
 727 static  __checkReturn   efx_rc_t
 728 siena_tx_qpost(
 729         __in            efx_txq_t *etp,
 730         __in_ecount(n)  efx_buffer_t *eb,
 731         __in            unsigned int n,
 732         __in            unsigned int completed,
 733         __inout         unsigned int *addedp)
 734 {
 735         unsigned int added = *addedp;
 736         unsigned int i;
 737         int rc = ENOSPC;
 738
 739         if (added - completed + n > EFX_TXQ_LIMIT(etp->et_mask + 1))
 740                 goto fail1;
 741
 742         for (i = 0; i < n; i++) {
 743                 efx_buffer_t *ebp = &eb[i];
 744                 efsys_dma_addr_t start = ebp->eb_addr;
 745                 size_t size = ebp->eb_size;
 746                 efsys_dma_addr_t end = start + size;
 747
 748                 /*
 749                  * Fragments must not span 4k boundaries.
 750                  * Here it is a stricter requirement than the maximum length.
 751                  */
 752                 EFSYS_ASSERT(P2ROUNDUP(start + 1,
 753                     etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= end);
 754
 755                 EFX_TX_DESC(etp, start, size, ebp->eb_eop, added);
 756         }
 757
 758         EFX_TX_QSTAT_INCR(etp, TX_POST);
 759
 760         *addedp = added;
 761         return (0);
 762
 763 fail1:
 764         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 765
 766         return (rc);
 767 }
 768
 769 static          void
 770 siena_tx_qpush(
 771         __in    efx_txq_t *etp,
 772         __in    unsigned int added,
 773         __in    unsigned int pushed)
 774 {
 775         efx_nic_t *enp = etp->et_enp;
 776         uint32_t wptr;
 777         efx_dword_t dword;
 778         efx_oword_t oword;
 779
 780         /* Push the populated descriptors out */
 781         wptr = added & etp->et_mask;
 782
 783         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_DESC_WPTR, wptr);
 784
 785         /* Only write the third DWORD */
 786         EFX_POPULATE_DWORD_1(dword,
 787             EFX_DWORD_0, EFX_OWORD_FIELD(oword, EFX_DWORD_3));
 788
 789         /* Guarantee ordering of memory (descriptors) and PIO (doorbell) */
 790         EFX_DMA_SYNC_QUEUE_FOR_DEVICE(etp->et_esmp, etp->et_mask + 1,
 791             wptr, pushed & etp->et_mask);
 792         EFSYS_PIO_WRITE_BARRIER();
 793         EFX_BAR_TBL_WRITED3(enp, FR_BZ_TX_DESC_UPD_REGP0,
 794                             etp->et_index, &dword, B_FALSE);
 795 }
 796
 797 #define EFX_MAX_PACE_VALUE 20
 798
 799 static  __checkReturn   efx_rc_t
 800 siena_tx_qpace(
 801         __in            efx_txq_t *etp,
 802         __in            unsigned int ns)
 803 {
 804         efx_nic_t *enp = etp->et_enp;
 805         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 806         efx_oword_t oword;
 807         unsigned int pace_val;
 808         unsigned int timer_period;
 809         efx_rc_t rc;
 810
 811         if (ns == 0) {
 812                 pace_val = 0;
 813         } else {
 814                 /*
 815                  * The pace_val to write into the table is s.t
 816                  * ns <= timer_period * (2 ^ pace_val)
 817                  */
 818                 timer_period = 104 / encp->enc_clk_mult;
 819                 for (pace_val = 1; pace_val <= EFX_MAX_PACE_VALUE; pace_val++) {
 820                         if ((timer_period << pace_val) >= ns)
 821                                 break;
 822                 }
 823         }
 824         if (pace_val > EFX_MAX_PACE_VALUE) {
 825                 rc = EINVAL;
 826                 goto fail1;
 827         }
 828
 829         /* Update the pacing table */
 830         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_PACE, pace_val);
 831         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_PACE_TBL, etp->et_index,
 832             &oword, B_TRUE);
 833
 834         return (0);
 835
 836 fail1:
 837         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 838
 839         return (rc);
 840 }
 841
 842 static  __checkReturn   efx_rc_t
 843 siena_tx_qflush(
 844         __in            efx_txq_t *etp)
 845 {
 846         efx_nic_t *enp = etp->et_enp;
 847         efx_oword_t oword;
 848         uint32_t label;
 849
 850         efx_tx_qpace(etp, 0);
 851
 852         label = etp->et_index;
 853
 854         /* Flush the queue */
 855         EFX_POPULATE_OWORD_2(oword, FRF_AZ_TX_FLUSH_DESCQ_CMD, 1,
 856             FRF_AZ_TX_FLUSH_DESCQ, label);
 857         EFX_BAR_WRITEO(enp, FR_AZ_TX_FLUSH_DESCQ_REG, &oword);
 858
 859         return (0);
 860 }
 861
 862 static          void
 863 siena_tx_qenable(
 864         __in    efx_txq_t *etp)
 865 {
 866         efx_nic_t *enp = etp->et_enp;
 867         efx_oword_t oword;
 868
 869         EFX_BAR_TBL_READO(enp, FR_AZ_TX_DESC_PTR_TBL,
 870                             etp->et_index, &oword, B_TRUE);
 871
 872         EFSYS_PROBE5(tx_descq_ptr, unsigned int, etp->et_index,
 873             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_3),
 874             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_2),
 875             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_1),
 876             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_0));
 877
 878         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DC_HW_RPTR, 0);
 879         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_HW_RPTR, 0);
 880         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_EN, 1);
 881
 882         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 883                             etp->et_index, &oword, B_TRUE);
 884 }
 885
 886 static  __checkReturn   efx_rc_t
 887 siena_tx_qcreate(
 888         __in            efx_nic_t *enp,
 889         __in            unsigned int index,
 890         __in            unsigned int label,
 891         __in            efsys_mem_t *esmp,
 892         __in            size_t n,
 893         __in            uint32_t id,
 894         __in            uint16_t flags,
 895         __in            efx_evq_t *eep,
 896         __in            efx_txq_t *etp,
 897         __out           unsigned int *addedp)
 898 {
 899         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 900         efx_oword_t oword;
 901         uint32_t size;
 902         efx_rc_t rc;
 903
 904         _NOTE(ARGUNUSED(esmp))
 905
 906         EFX_STATIC_ASSERT(EFX_EV_TX_NLABELS ==
 907             (1 << FRF_AZ_TX_DESCQ_LABEL_WIDTH));
 908         EFSYS_ASSERT3U(label, <, EFX_EV_TX_NLABELS);
 909
 910         EFSYS_ASSERT(ISP2(encp->enc_txq_max_ndescs));
 911         EFX_STATIC_ASSERT(ISP2(EFX_TXQ_MINNDESCS));
 912
 913         if (!ISP2(n) || (n < EFX_TXQ_MINNDESCS) || (n > EFX_EVQ_MAXNEVS)) {
 914                 rc = EINVAL;
 915                 goto fail1;
 916         }
 917         if (index >= encp->enc_txq_limit) {
 918                 rc = EINVAL;
 919                 goto fail2;
 920         }
 921         for (size = 0;
 922             (1 << size) <= (int)(encp->enc_txq_max_ndescs / EFX_TXQ_MINNDESCS);
 923             size++)
 924                 if ((1 << size) == (int)(n / EFX_TXQ_MINNDESCS))
 925                         break;
 926         if (id + (1 << size) >= encp->enc_buftbl_limit) {
 927                 rc = EINVAL;
 928                 goto fail3;
 929         }
 930
 931         /* Set up the new descriptor queue */
 932         *addedp = 0;
 933
 934         EFX_POPULATE_OWORD_6(oword,
 935             FRF_AZ_TX_DESCQ_BUF_BASE_ID, id,
 936             FRF_AZ_TX_DESCQ_EVQ_ID, eep->ee_index,
 937             FRF_AZ_TX_DESCQ_OWNER_ID, 0,
 938             FRF_AZ_TX_DESCQ_LABEL, label,
 939             FRF_AZ_TX_DESCQ_SIZE, size,
 940             FRF_AZ_TX_DESCQ_TYPE, 0);
 941
 942         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_NON_IP_DROP_DIS, 1);
 943         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_IP_CHKSM_DIS,
 944             (flags & EFX_TXQ_CKSUM_IPV4) ? 0 : 1);
 945         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_TCP_CHKSM_DIS,
 946             (flags & EFX_TXQ_CKSUM_TCPUDP) ? 0 : 1);
 947
 948         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 949             etp->et_index, &oword, B_TRUE);
 950
 951         return (0);
 952
 953 fail3:
 954         EFSYS_PROBE(fail3);
 955 fail2:
 956         EFSYS_PROBE(fail2);
 957 fail1:
 958         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 959
 960         return (rc);
 961 }
 962
 963         __checkReturn   efx_rc_t
 964 siena_tx_qdesc_post(
 965         __in            efx_txq_t *etp,
 966         __in_ecount(n)  efx_desc_t *ed,
 967         __in            unsigned int n,
 968         __in            unsigned int completed,
 969         __inout         unsigned int *addedp)
 970 {
 971         unsigned int added = *addedp;
 972         unsigned int i;
 973         efx_rc_t rc;
 974
 975         if (added - completed + n > EFX_TXQ_LIMIT(etp->et_mask + 1)) {
 976                 rc = ENOSPC;
 977                 goto fail1;
 978         }
 979
 980         for (i = 0; i < n; i++) {
 981                 efx_desc_t *edp = &ed[i];
 982                 unsigned int id;
 983                 size_t offset;
 984
 985                 id = added++ & etp->et_mask;
 986                 offset = id * sizeof (efx_desc_t);
 987
 988                 EFSYS_MEM_WRITEQ(etp->et_esmp, offset, &edp->ed_eq);
 989         }
 990
 991         EFSYS_PROBE3(tx_desc_post, unsigned int, etp->et_index,
 992                     unsigned int, added, unsigned int, n);
 993
 994         EFX_TX_QSTAT_INCR(etp, TX_POST);
 995
 996         *addedp = added;
 997         return (0);
 998
 999 fail1:
1000         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1001         return (rc);
1002 }
1003
1004         void
1005 siena_tx_qdesc_dma_create(
1006         __in    efx_txq_t *etp,
1007         __in    efsys_dma_addr_t addr,
1008         __in    size_t size,
1009         __in    boolean_t eop,
1010         __out   efx_desc_t *edp)
1011 {
1012         /*
1013          * Fragments must not span 4k boundaries.
1014          * Here it is a stricter requirement than the maximum length.
1015          */
1016         EFSYS_ASSERT(P2ROUNDUP(addr + 1,
1017             etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= addr + size);
1018
1019         EFSYS_PROBE4(tx_desc_dma_create, unsigned int, etp->et_index,
1020                     efsys_dma_addr_t, addr,
1021                     size_t, size, boolean_t, eop);
1022
1023         EFX_POPULATE_QWORD_4(edp->ed_eq,
1024                             FSF_AZ_TX_KER_CONT, eop ? 0 : 1,
1025                             FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)size,
1026                             FSF_AZ_TX_KER_BUF_ADDR_DW0,
1027                             (uint32_t)(addr & 0xffffffff),
1028                             FSF_AZ_TX_KER_BUF_ADDR_DW1,
1029                             (uint32_t)(addr >> 32));
1030 }
1031
1032 #endif /* EFSYS_OPT_SIENA */
1033
1034 #if EFSYS_OPT_QSTATS
1035 #if EFSYS_OPT_NAMES
1036 /* START MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock 2866874ecd7a363b */
1037 static const char * const __efx_tx_qstat_name[] = {
1038         "post",
1039         "post_pio",
1040 };
1041 /* END MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock */
1042
1043                 const char *
1044 efx_tx_qstat_name(
1045         __in    efx_nic_t *enp,
1046         __in    unsigned int id)
1047 {
1048         _NOTE(ARGUNUSED(enp))
1049         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
1050         EFSYS_ASSERT3U(id, <, TX_NQSTATS);
1051
1052         return (__efx_tx_qstat_name[id]);
1053 }
1054 #endif  /* EFSYS_OPT_NAMES */
1055 #endif /* EFSYS_OPT_QSTATS */
1056
1057 #if EFSYS_OPT_SIENA
1058
1059 #if EFSYS_OPT_QSTATS
1060 static                                  void
1061 siena_tx_qstats_update(
1062         __in                            efx_txq_t *etp,
1063         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
1064 {
1065         unsigned int id;
1066
1067         for (id = 0; id < TX_NQSTATS; id++) {
1068                 efsys_stat_t *essp = &stat[id];
1069
1070                 EFSYS_STAT_INCR(essp, etp->et_stat[id]);
1071                 etp->et_stat[id] = 0;
1072         }
1073 }
1074 #endif  /* EFSYS_OPT_QSTATS */
1075
1076 static          void
1077 siena_tx_qdestroy(
1078         __in    efx_txq_t *etp)
1079 {
1080         efx_nic_t *enp = etp->et_enp;
1081         efx_oword_t oword;
1082
1083         /* Purge descriptor queue */
1084         EFX_ZERO_OWORD(oword);
1085
1086         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
1087                             etp->et_index, &oword, B_TRUE);
1088 }
1089
1090 static          void
1091 siena_tx_fini(
1092         __in    efx_nic_t *enp)
1093 {
1094         _NOTE(ARGUNUSED(enp))
1095 }
1096
1097 #endif /* EFSYS_OPT_SIENA */