drivers/net/sfc/base/hunt_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON
  14
  15 #include "ef10_tlv_layout.h"
  16
  17 static  __checkReturn   efx_rc_t
  18 hunt_nic_get_required_pcie_bandwidth(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *bandwidth_mbpsp)
  21 {
  22         uint32_t port_modes;
  23         uint32_t max_port_mode;
  24         uint32_t bandwidth;
  25         efx_rc_t rc;
  26
  27         /*
  28          * On Huntington, the firmware may not give us the current port mode, so
  29          * we need to go by the set of available port modes and assume the most
  30          * capable mode is in use.
  31          */
  32
  33         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, NULL)) != 0) {
  34                 /* No port mode info available */
  35                 bandwidth = 0;
  36                 goto out;
  37         }
  38
  39         if (port_modes & (1 << TLV_PORT_MODE_40G_40G)) {
  40                 /*
  41                  * This needs the full PCIe bandwidth (and could use
  42                  * more) - roughly 64 Gbit/s for 8 lanes of Gen3.
  43                  */
  44                 if ((rc = efx_nic_calculate_pcie_link_bandwidth(8,
  45                             EFX_PCIE_LINK_SPEED_GEN3, &bandwidth)) != 0)
  46                         goto fail1;
  47         } else {
  48                 if (port_modes & (1 << TLV_PORT_MODE_40G)) {
  49                         max_port_mode = TLV_PORT_MODE_40G;
  50                 } else if (port_modes & (1 << TLV_PORT_MODE_10G_10G_10G_10G)) {
  51                         max_port_mode = TLV_PORT_MODE_10G_10G_10G_10G;
  52                 } else {
  53                         /* Assume two 10G ports */
  54                         max_port_mode = TLV_PORT_MODE_10G_10G;
  55                 }
  56
  57                 if ((rc = ef10_nic_get_port_mode_bandwidth(max_port_mode,
  58                                                             &bandwidth)) != 0)
  59                         goto fail2;
  60         }
  61
  62 out:
  63         *bandwidth_mbpsp = bandwidth;
  64
  65         return (0);
  66
  67 fail2:
  68         EFSYS_PROBE(fail2);
  69 fail1:
  70         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  71
  72         return (rc);
  73 }
  74
  75         __checkReturn   efx_rc_t
  76 hunt_board_cfg(
  77         __in            efx_nic_t *enp)
  78 {
  79         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
  80         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  81         uint8_t mac_addr[6] = { 0 };
  82         uint32_t board_type = 0;
  83         ef10_link_state_t els;
  84         efx_port_t *epp = &(enp->en_port);
  85         uint32_t port;
  86         uint32_t pf;
  87         uint32_t vf;
  88         uint32_t mask;
  89         uint32_t flags;
  90         uint32_t sysclk, dpcpu_clk;
  91         uint32_t base, nvec;
  92         uint32_t bandwidth;
  93         efx_rc_t rc;
  94
  95         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
  96                 goto fail1;
  97
  98         /*
  99          * NOTE: The MCDI protocol numbers ports from zero.
 100          * The common code MCDI interface numbers ports from one.
 101          */
 102         emip->emi_port = port + 1;
 103
 104         if ((rc = ef10_external_port_mapping(enp, port,
 105                     &encp->enc_external_port)) != 0)
 106                 goto fail2;
 107
 108         /*
 109          * Get PCIe function number from firmware (used for
 110          * per-function privilege and dynamic config info).
 111          *  - PCIe PF: pf = PF number, vf = 0xffff.
 112          *  - PCIe VF: pf = parent PF, vf = VF number.
 113          */
 114         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
 115                 goto fail3;
 116
 117         encp->enc_pf = pf;
 118         encp->enc_vf = vf;
 119
 120         /* MAC address for this function */
 121         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 122                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 123                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 124                         /*
 125                          * If the static config does not include a global MAC
 126                          * address pool then the board may return a locally
 127                          * administered MAC address (this should only happen on
 128                          * incorrectly programmed boards).
 129                          */
 130                         rc = EINVAL;
 131                 }
 132         } else {
 133                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 134         }
 135         if (rc != 0)
 136                 goto fail4;
 137
 138         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 139
 140         /* Board configuration */
 141         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 142         if (rc != 0) {
 143                 /* Unprivileged functions may not be able to read board cfg */
 144                 if (rc == EACCES)
 145                         board_type = 0;
 146                 else
 147                         goto fail5;
 148         }
 149
 150         encp->enc_board_type = board_type;
 151         encp->enc_clk_mult = 1; /* not used for Huntington */
 152
 153         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 154         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 155                 goto fail6;
 156
 157         /* Obtain the default PHY advertised capabilities */
 158         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 159                 goto fail7;
 160         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 161         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 162
 163         /*
 164          * Enable firmware workarounds for hardware errata.
 165          * Expected responses are:
 166          *  - 0 (zero):
 167          *      Success: workaround enabled or disabled as requested.
 168          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 169          *      Firmware does not support the MC_CMD_WORKAROUND request.
 170          *      (assume that the workaround is not supported).
 171          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 172          *      Firmware does not support the requested workaround.
 173          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 174          *      Unprivileged function cannot enable/disable workarounds.
 175          *
 176          * See efx_mcdi_request_errcode() for MCDI error translations.
 177          */
 178
 179         /*
 180          * If the bug35388 workaround is enabled, then use an indirect access
 181          * method to avoid unsafe EVQ writes.
 182          */
 183         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG35388, B_TRUE,
 184             NULL);
 185         if ((rc == 0) || (rc == EACCES))
 186                 encp->enc_bug35388_workaround = B_TRUE;
 187         else if ((rc == ENOTSUP) || (rc == ENOENT))
 188                 encp->enc_bug35388_workaround = B_FALSE;
 189         else
 190                 goto fail8;
 191
 192         /*
 193          * If the bug41750 workaround is enabled, then do not test interrupts,
 194          * as the test will fail (seen with Greenport controllers).
 195          */
 196         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG41750, B_TRUE,
 197             NULL);
 198         if (rc == 0) {
 199                 encp->enc_bug41750_workaround = B_TRUE;
 200         } else if (rc == EACCES) {
 201                 /* Assume a controller with 40G ports needs the workaround. */
 202                 if (epp->ep_default_adv_cap_mask & EFX_PHY_CAP_40000FDX)
 203                         encp->enc_bug41750_workaround = B_TRUE;
 204                 else
 205                         encp->enc_bug41750_workaround = B_FALSE;
 206         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 207                 encp->enc_bug41750_workaround = B_FALSE;
 208         } else {
 209                 goto fail9;
 210         }
 211         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 212                 /* Interrupt testing does not work for VFs. See bug50084. */
 213                 encp->enc_bug41750_workaround = B_TRUE;
 214         }
 215
 216         /*
 217          * If the bug26807 workaround is enabled, then firmware has enabled
 218          * support for chained multicast filters. Firmware will reset (FLR)
 219          * functions which have filters in the hardware filter table when the
 220          * workaround is enabled/disabled.
 221          *
 222          * We must recheck if the workaround is enabled after inserting the
 223          * first hardware filter, in case it has been changed since this check.
 224          */
 225         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
 226             B_TRUE, &flags);
 227         if (rc == 0) {
 228                 encp->enc_bug26807_workaround = B_TRUE;
 229                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
 230                         /*
 231                          * Other functions had installed filters before the
 232                          * workaround was enabled, and they have been reset
 233                          * by firmware.
 234                          */
 235                         EFSYS_PROBE(bug26807_workaround_flr_done);
 236                         /* FIXME: bump MC warm boot count ? */
 237                 }
 238         } else if (rc == EACCES) {
 239                 /*
 240                  * Unprivileged functions cannot enable the workaround in older
 241                  * firmware.
 242                  */
 243                 encp->enc_bug26807_workaround = B_FALSE;
 244         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 245                 encp->enc_bug26807_workaround = B_FALSE;
 246         } else {
 247                 goto fail10;
 248         }
 249
 250         /* Get clock frequencies (in MHz). */
 251         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 252                 goto fail11;
 253
 254         /*
 255          * The Huntington timer quantum is 1536 sysclk cycles, documented for
 256          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 257          */
 258         encp->enc_evq_timer_quantum_ns = 1536000UL / sysclk; /* 1536 cycles */
 259         if (encp->enc_bug35388_workaround) {
 260                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 261                 ERF_DD_EVQ_IND_TIMER_VAL_WIDTH) / 1000;
 262         } else {
 263                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 264                 FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 265         }
 266
 267         encp->enc_bug61265_workaround = B_FALSE; /* Medford only */
 268
 269         /* Check capabilities of running datapath firmware */
 270         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 271                 goto fail12;
 272
 273         /* Alignment for receive packet DMA buffers */
 274         encp->enc_rx_buf_align_start = 1;
 275         encp->enc_rx_buf_align_end = 64; /* RX DMA end padding */
 276
 277         /* Alignment for WPTR updates */
 278         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 279
 280         /*
 281          * Maximum number of exclusive RSS contexts which can be allocated. The
 282          * hardware supports 64, but 6 are reserved for shared contexts. They
 283          * are a global resource so not all may be available.
 284          */
 285         encp->enc_rx_scale_max_exclusive_contexts = 58;
 286
 287         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 288         /* No boundary crossing limits */
 289         encp->enc_tx_dma_desc_boundary = 0;
 290
 291         /*
 292          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 293          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 294          * resources (allocated to this PCIe function), which is zero until
 295          * after we have allocated VIs.
 296          */
 297         encp->enc_evq_limit = 1024;
 298         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 299         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 300
 301         /*
 302          * The workaround for bug35388 uses the top bit of transmit queue
 303          * descriptor writes, preventing the use of 4096 descriptor TXQs.
 304          */
 305         encp->enc_txq_max_ndescs = encp->enc_bug35388_workaround ? 2048 : 4096;
 306
 307         encp->enc_buftbl_limit = 0xFFFFFFFF;
 308
 309         encp->enc_piobuf_limit = HUNT_PIOBUF_NBUFS;
 310         encp->enc_piobuf_size = HUNT_PIOBUF_SIZE;
 311         encp->enc_piobuf_min_alloc_size = HUNT_MIN_PIO_ALLOC_SIZE;
 312
 313         /*
 314          * Get the current privilege mask. Note that this may be modified
 315          * dynamically, so this value is informational only. DO NOT use
 316          * the privilege mask to check for sufficient privileges, as that
 317          * can result in time-of-check/time-of-use bugs.
 318          */
 319         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 320                 goto fail13;
 321         encp->enc_privilege_mask = mask;
 322
 323         /* Get interrupt vector limits */
 324         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 325                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 326                         goto fail14;
 327
 328                 /* Ignore error (cannot query vector limits from a VF). */
 329                 base = 0;
 330                 nvec = 1024;
 331         }
 332         encp->enc_intr_vec_base = base;
 333         encp->enc_intr_limit = nvec;
 334
 335         /*
 336          * Maximum number of bytes into the frame the TCP header can start for
 337          * firmware assisted TSO to work.
 338          */
 339         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 340
 341         if ((rc = hunt_nic_get_required_pcie_bandwidth(enp, &bandwidth)) != 0)
 342                 goto fail15;
 343         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 344
 345         /* All Huntington devices have a PCIe Gen3, 8 lane connector */
 346         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 347
 348         return (0);
 349
 350 fail15:
 351         EFSYS_PROBE(fail15);
 352 fail14:
 353         EFSYS_PROBE(fail14);
 354 fail13:
 355         EFSYS_PROBE(fail13);
 356 fail12:
 357         EFSYS_PROBE(fail12);
 358 fail11:
 359         EFSYS_PROBE(fail11);
 360 fail10:
 361         EFSYS_PROBE(fail10);
 362 fail9:
 363         EFSYS_PROBE(fail9);
 364 fail8:
 365         EFSYS_PROBE(fail8);
 366 fail7:
 367         EFSYS_PROBE(fail7);
 368 fail6:
 369         EFSYS_PROBE(fail6);
 370 fail5:
 371         EFSYS_PROBE(fail5);
 372 fail4:
 373         EFSYS_PROBE(fail4);
 374 fail3:
 375         EFSYS_PROBE(fail3);
 376 fail2:
 377         EFSYS_PROBE(fail2);
 378 fail1:
 379         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 380
 381         return (rc);
 382 }
 383
 384
 385 #endif  /* EFSYS_OPT_HUNTINGTON */