drivers/net/sfc/base/medford_nic.c

   1 /*
   2  * Copyright (c) 2015-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include "efx.h"
  32 #include "efx_impl.h"
  33
  34
  35 #if EFSYS_OPT_MEDFORD
  36
  37 static  __checkReturn   efx_rc_t
  38 efx_mcdi_get_rxdp_config(
  39         __in            efx_nic_t *enp,
  40         __out           uint32_t *end_paddingp)
  41 {
  42         efx_mcdi_req_t req;
  43         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_RXDP_CONFIG_IN_LEN,
  44                 MC_CMD_GET_RXDP_CONFIG_OUT_LEN);
  45         uint32_t end_padding;
  46         efx_rc_t rc;
  47
  48         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
  49         req.emr_in_buf = payload;
  50         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
  51         req.emr_out_buf = payload;
  52         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
  53
  54         efx_mcdi_execute(enp, &req);
  55         if (req.emr_rc != 0) {
  56                 rc = req.emr_rc;
  57                 goto fail1;
  58         }
  59
  60         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
  61                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
  62                 /* RX DMA end padding is disabled */
  63                 end_padding = 0;
  64         } else {
  65                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
  66                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
  67                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
  68                         end_padding = 64;
  69                         break;
  70                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
  71                         end_padding = 128;
  72                         break;
  73                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
  74                         end_padding = 256;
  75                         break;
  76                 default:
  77                         rc = ENOTSUP;
  78                         goto fail2;
  79                 }
  80         }
  81
  82         *end_paddingp = end_padding;
  83
  84         return (0);
  85
  86 fail2:
  87         EFSYS_PROBE(fail2);
  88 fail1:
  89         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  90
  91         return (rc);
  92 }
  93
  94 static  __checkReturn   efx_rc_t
  95 medford_nic_get_required_pcie_bandwidth(
  96         __in            efx_nic_t *enp,
  97         __out           uint32_t *bandwidth_mbpsp)
  98 {
  99         uint32_t port_modes;
 100         uint32_t current_mode;
 101         uint32_t bandwidth;
 102         efx_rc_t rc;
 103
 104         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
 105                                     &current_mode)) != 0) {
 106                 /* No port mode info available. */
 107                 bandwidth = 0;
 108                 goto out;
 109         }
 110
 111         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
 112                                                     &bandwidth)) != 0)
 113                 goto fail1;
 114
 115 out:
 116         *bandwidth_mbpsp = bandwidth;
 117
 118         return (0);
 119
 120 fail1:
 121         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 122
 123         return (rc);
 124 }
 125
 126         __checkReturn   efx_rc_t
 127 medford_board_cfg(
 128         __in            efx_nic_t *enp)
 129 {
 130         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
 131         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 132         uint8_t mac_addr[6] = { 0 };
 133         uint32_t board_type = 0;
 134         ef10_link_state_t els;
 135         efx_port_t *epp = &(enp->en_port);
 136         uint32_t port;
 137         uint32_t pf;
 138         uint32_t vf;
 139         uint32_t mask;
 140         uint32_t sysclk, dpcpu_clk;
 141         uint32_t base, nvec;
 142         uint32_t end_padding;
 143         uint32_t bandwidth;
 144         efx_rc_t rc;
 145
 146         /*
 147          * FIXME: Likely to be incomplete and incorrect.
 148          * Parts of this should be shared with Huntington.
 149          */
 150
 151         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
 152                 goto fail1;
 153
 154         /*
 155          * NOTE: The MCDI protocol numbers ports from zero.
 156          * The common code MCDI interface numbers ports from one.
 157          */
 158         emip->emi_port = port + 1;
 159
 160         if ((rc = ef10_external_port_mapping(enp, port,
 161                     &encp->enc_external_port)) != 0)
 162                 goto fail2;
 163
 164         /*
 165          * Get PCIe function number from firmware (used for
 166          * per-function privilege and dynamic config info).
 167          *  - PCIe PF: pf = PF number, vf = 0xffff.
 168          *  - PCIe VF: pf = parent PF, vf = VF number.
 169          */
 170         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
 171                 goto fail3;
 172
 173         encp->enc_pf = pf;
 174         encp->enc_vf = vf;
 175
 176         /* MAC address for this function */
 177         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 178                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 179 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
 180                 /* Disable static config checking for Medford NICs, ONLY
 181                  * for manufacturing test and setup at the factory, to
 182                  * allow the static config to be installed.
 183                  */
 184 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 185                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 186                         /*
 187                          * If the static config does not include a global MAC
 188                          * address pool then the board may return a locally
 189                          * administered MAC address (this should only happen on
 190                          * incorrectly programmed boards).
 191                          */
 192                         rc = EINVAL;
 193                 }
 194 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 195         } else {
 196                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 197         }
 198         if (rc != 0)
 199                 goto fail4;
 200
 201         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 202
 203         /* Board configuration */
 204         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 205         if (rc != 0) {
 206                 /* Unprivileged functions may not be able to read board cfg */
 207                 if (rc == EACCES)
 208                         board_type = 0;
 209                 else
 210                         goto fail5;
 211         }
 212
 213         encp->enc_board_type = board_type;
 214         encp->enc_clk_mult = 1; /* not used for Medford */
 215
 216         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 217         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 218                 goto fail6;
 219
 220         /* Obtain the default PHY advertised capabilities */
 221         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 222                 goto fail7;
 223         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 224         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 225
 226         /*
 227          * Enable firmware workarounds for hardware errata.
 228          * Expected responses are:
 229          *  - 0 (zero):
 230          *      Success: workaround enabled or disabled as requested.
 231          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 232          *      Firmware does not support the MC_CMD_WORKAROUND request.
 233          *      (assume that the workaround is not supported).
 234          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 235          *      Firmware does not support the requested workaround.
 236          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 237          *      Unprivileged function cannot enable/disable workarounds.
 238          *
 239          * See efx_mcdi_request_errcode() for MCDI error translations.
 240          */
 241
 242
 243         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 244                 /*
 245                  * Interrupt testing does not work for VFs. See bug50084.
 246                  * FIXME: Does this still  apply to Medford?
 247                  */
 248                 encp->enc_bug41750_workaround = B_TRUE;
 249         }
 250
 251         /* Chained multicast is always enabled on Medford */
 252         encp->enc_bug26807_workaround = B_TRUE;
 253
 254         /*
 255          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 256          * cannot be controlled by timer table writes, so MCDI must be used
 257          * (timer table writes can still be used for wakeup timers).
 258          */
 259         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 260             NULL);
 261         if ((rc == 0) || (rc == EACCES))
 262                 encp->enc_bug61265_workaround = B_TRUE;
 263         else if ((rc == ENOTSUP) || (rc == ENOENT))
 264                 encp->enc_bug61265_workaround = B_FALSE;
 265         else
 266                 goto fail8;
 267
 268         /* Get clock frequencies (in MHz). */
 269         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 270                 goto fail9;
 271
 272         /*
 273          * The Medford timer quantum is 1536 dpcpu_clk cycles, documented for
 274          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 275          */
 276         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 277         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 278                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 279
 280         /* Check capabilities of running datapath firmware */
 281         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 282                 goto fail10;
 283
 284         /* Alignment for receive packet DMA buffers */
 285         encp->enc_rx_buf_align_start = 1;
 286
 287         /* Get the RX DMA end padding alignment configuration */
 288         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 289                 if (rc != EACCES)
 290                         goto fail11;
 291
 292                 /* Assume largest tail padding size supported by hardware */
 293                 end_padding = 256;
 294         }
 295         encp->enc_rx_buf_align_end = end_padding;
 296
 297         /* Alignment for WPTR updates */
 298         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 299
 300         /*
 301          * Maximum number of exclusive RSS contexts which can be allocated. The
 302          * hardware supports 64, but 6 are reserved for shared contexts. They
 303          * are a global resource so not all may be available.
 304          */
 305         encp->enc_rx_scale_max_exclusive_contexts = 58;
 306
 307         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 308         /* No boundary crossing limits */
 309         encp->enc_tx_dma_desc_boundary = 0;
 310
 311         /*
 312          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 313          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 314          * resources (allocated to this PCIe function), which is zero until
 315          * after we have allocated VIs.
 316          */
 317         encp->enc_evq_limit = 1024;
 318         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 319         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 320
 321         /*
 322          * The maximum supported transmit queue size is 2048. TXQs with 4096
 323          * descriptors are not supported as the top bit is used for vfifo
 324          * stuffing.
 325          */
 326         encp->enc_txq_max_ndescs = 2048;
 327
 328         encp->enc_buftbl_limit = 0xFFFFFFFF;
 329
 330         encp->enc_piobuf_limit = MEDFORD_PIOBUF_NBUFS;
 331         encp->enc_piobuf_size = MEDFORD_PIOBUF_SIZE;
 332         encp->enc_piobuf_min_alloc_size = MEDFORD_MIN_PIO_ALLOC_SIZE;
 333
 334         /*
 335          * Get the current privilege mask. Note that this may be modified
 336          * dynamically, so this value is informational only. DO NOT use
 337          * the privilege mask to check for sufficient privileges, as that
 338          * can result in time-of-check/time-of-use bugs.
 339          */
 340         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 341                 goto fail12;
 342         encp->enc_privilege_mask = mask;
 343
 344         /* Get interrupt vector limits */
 345         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 346                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 347                         goto fail13;
 348
 349                 /* Ignore error (cannot query vector limits from a VF). */
 350                 base = 0;
 351                 nvec = 1024;
 352         }
 353         encp->enc_intr_vec_base = base;
 354         encp->enc_intr_limit = nvec;
 355
 356         /*
 357          * Maximum number of bytes into the frame the TCP header can start for
 358          * firmware assisted TSO to work.
 359          */
 360         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 361
 362         /*
 363          * Medford stores a single global copy of VPD, not per-PF as on
 364          * Huntington.
 365          */
 366         encp->enc_vpd_is_global = B_TRUE;
 367
 368         rc = medford_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 369         if (rc != 0)
 370                 goto fail14;
 371         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 372         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 373
 374         return (0);
 375
 376 fail14:
 377         EFSYS_PROBE(fail14);
 378 fail13:
 379         EFSYS_PROBE(fail13);
 380 fail12:
 381         EFSYS_PROBE(fail12);
 382 fail11:
 383         EFSYS_PROBE(fail11);
 384 fail10:
 385         EFSYS_PROBE(fail10);
 386 fail9:
 387         EFSYS_PROBE(fail9);
 388 fail8:
 389         EFSYS_PROBE(fail8);
 390 fail7:
 391         EFSYS_PROBE(fail7);
 392 fail6:
 393         EFSYS_PROBE(fail6);
 394 fail5:
 395         EFSYS_PROBE(fail5);
 396 fail4:
 397         EFSYS_PROBE(fail4);
 398 fail3:
 399         EFSYS_PROBE(fail3);
 400 fail2:
 401         EFSYS_PROBE(fail2);
 402 fail1:
 403         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 404
 405         return (rc);
 406 }
 407
 408 #endif  /* EFSYS_OPT_MEDFORD */