drivers/net/sfc/base/siena_mac.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2009-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10 #if EFSYS_OPT_SIENA
  11
  12         __checkReturn   efx_rc_t
  13 siena_mac_poll(
  14         __in            efx_nic_t *enp,
  15         __out           efx_link_mode_t *link_modep)
  16 {
  17         efx_port_t *epp = &(enp->en_port);
  18         siena_link_state_t sls;
  19         efx_rc_t rc;
  20
  21         if ((rc = siena_phy_get_link(enp, &sls)) != 0)
  22                 goto fail1;
  23
  24         epp->ep_adv_cap_mask = sls.sls_adv_cap_mask;
  25         epp->ep_fcntl = sls.sls_fcntl;
  26
  27         *link_modep = sls.sls_link_mode;
  28
  29         return (0);
  30
  31 fail1:
  32         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  33
  34         *link_modep = EFX_LINK_UNKNOWN;
  35
  36         return (rc);
  37 }
  38
  39         __checkReturn   efx_rc_t
  40 siena_mac_up(
  41         __in            efx_nic_t *enp,
  42         __out           boolean_t *mac_upp)
  43 {
  44         siena_link_state_t sls;
  45         efx_rc_t rc;
  46
  47         /*
  48          * Because Siena doesn't *require* polling, we can't rely on
  49          * siena_mac_poll() being executed to populate epp->ep_mac_up.
  50          */
  51         if ((rc = siena_phy_get_link(enp, &sls)) != 0)
  52                 goto fail1;
  53
  54         *mac_upp = sls.sls_mac_up;
  55
  56         return (0);
  57
  58 fail1:
  59         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  60
  61         return (rc);
  62 }
  63
  64         __checkReturn   efx_rc_t
  65 siena_mac_reconfigure(
  66         __in            efx_nic_t *enp)
  67 {
  68         efx_port_t *epp = &(enp->en_port);
  69         efx_oword_t multicast_hash[2];
  70         efx_mcdi_req_t req;
  71         uint8_t payload[MAX(MAX(MC_CMD_SET_MAC_IN_LEN,
  72                                 MC_CMD_SET_MAC_OUT_LEN),
  73                             MAX(MC_CMD_SET_MCAST_HASH_IN_LEN,
  74                                 MC_CMD_SET_MCAST_HASH_OUT_LEN))];
  75         unsigned int fcntl;
  76         efx_rc_t rc;
  77
  78         (void) memset(payload, 0, sizeof (payload));
  79         req.emr_cmd = MC_CMD_SET_MAC;
  80         req.emr_in_buf = payload;
  81         req.emr_in_length = MC_CMD_SET_MAC_IN_LEN;
  82         req.emr_out_buf = payload;
  83         req.emr_out_length = MC_CMD_SET_MAC_OUT_LEN;
  84
  85         MCDI_IN_SET_DWORD(req, SET_MAC_IN_MTU, epp->ep_mac_pdu);
  86         MCDI_IN_SET_DWORD(req, SET_MAC_IN_DRAIN, epp->ep_mac_drain ? 1 : 0);
  87         EFX_MAC_ADDR_COPY(MCDI_IN2(req, uint8_t, SET_MAC_IN_ADDR),
  88                             epp->ep_mac_addr);
  89         MCDI_IN_POPULATE_DWORD_2(req, SET_MAC_IN_REJECT,
  90                             SET_MAC_IN_REJECT_UNCST, !epp->ep_all_unicst,
  91                             SET_MAC_IN_REJECT_BRDCST, !epp->ep_brdcst);
  92
  93         if (epp->ep_fcntl_autoneg)
  94                 /* efx_fcntl_set() has already set the phy capabilities */
  95                 fcntl = MC_CMD_FCNTL_AUTO;
  96         else if (epp->ep_fcntl & EFX_FCNTL_RESPOND)
  97                 fcntl = (epp->ep_fcntl & EFX_FCNTL_GENERATE)
  98                         ? MC_CMD_FCNTL_BIDIR
  99                         : MC_CMD_FCNTL_RESPOND;
 100         else
 101                 fcntl = MC_CMD_FCNTL_OFF;
 102
 103         MCDI_IN_SET_DWORD(req, SET_MAC_IN_FCNTL, fcntl);
 104
 105         efx_mcdi_execute(enp, &req);
 106
 107         if (req.emr_rc != 0) {
 108                 rc = req.emr_rc;
 109                 goto fail1;
 110         }
 111
 112         /* Push multicast hash */
 113
 114         if (epp->ep_all_mulcst) {
 115                 /* A hash matching all multicast is all 1s */
 116                 EFX_SET_OWORD(multicast_hash[0]);
 117                 EFX_SET_OWORD(multicast_hash[1]);
 118         } else if (epp->ep_mulcst) {
 119                 /* Use the hash set by the multicast list */
 120                 multicast_hash[0] = epp->ep_multicst_hash[0];
 121                 multicast_hash[1] = epp->ep_multicst_hash[1];
 122         } else {
 123                 /* A hash matching no traffic is simply 0 */
 124                 EFX_ZERO_OWORD(multicast_hash[0]);
 125                 EFX_ZERO_OWORD(multicast_hash[1]);
 126         }
 127
 128         /*
 129          * Broadcast packets go through the multicast hash filter.
 130          * The IEEE 802.3 CRC32 of the broadcast address is 0xbe2612ff
 131          * so we always add bit 0xff to the mask (bit 0x7f in the
 132          * second octword).
 133          */
 134         if (epp->ep_brdcst) {
 135                 /*
 136                  * NOTE: due to constant folding, some of this evaluates
 137                  * to null expressions, giving E_EXPR_NULL_EFFECT during
 138                  * lint on Illumos.  No good way to fix this without
 139                  * explicit coding the individual word/bit setting.
 140                  * So just suppress lint for this one line.
 141                  */
 142                 /* LINTED */
 143                 EFX_SET_OWORD_BIT(multicast_hash[1], 0x7f);
 144         }
 145
 146         (void) memset(payload, 0, sizeof (payload));
 147         req.emr_cmd = MC_CMD_SET_MCAST_HASH;
 148         req.emr_in_buf = payload;
 149         req.emr_in_length = MC_CMD_SET_MCAST_HASH_IN_LEN;
 150         req.emr_out_buf = payload;
 151         req.emr_out_length = MC_CMD_SET_MCAST_HASH_OUT_LEN;
 152
 153         memcpy(MCDI_IN2(req, uint8_t, SET_MCAST_HASH_IN_HASH0),
 154             multicast_hash, sizeof (multicast_hash));
 155
 156         efx_mcdi_execute(enp, &req);
 157
 158         if (req.emr_rc != 0) {
 159                 rc = req.emr_rc;
 160                 goto fail2;
 161         }
 162
 163         return (0);
 164
 165 fail2:
 166         EFSYS_PROBE(fail2);
 167 fail1:
 168         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 169
 170         return (rc);
 171 }
 172
 173 #if EFSYS_OPT_LOOPBACK
 174
 175         __checkReturn   efx_rc_t
 176 siena_mac_loopback_set(
 177         __in            efx_nic_t *enp,
 178         __in            efx_link_mode_t link_mode,
 179         __in            efx_loopback_type_t loopback_type)
 180 {
 181         efx_port_t *epp = &(enp->en_port);
 182         const efx_phy_ops_t *epop = epp->ep_epop;
 183         efx_loopback_type_t old_loopback_type;
 184         efx_link_mode_t old_loopback_link_mode;
 185         efx_rc_t rc;
 186
 187         /* The PHY object handles this on Siena */
 188         old_loopback_type = epp->ep_loopback_type;
 189         old_loopback_link_mode = epp->ep_loopback_link_mode;
 190         epp->ep_loopback_type = loopback_type;
 191         epp->ep_loopback_link_mode = link_mode;
 192
 193         if ((rc = epop->epo_reconfigure(enp)) != 0)
 194                 goto fail1;
 195
 196         return (0);
 197
 198 fail1:
 199         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 200
 201         epp->ep_loopback_type = old_loopback_type;
 202         epp->ep_loopback_link_mode = old_loopback_link_mode;
 203
 204         return (rc);
 205 }
 206
 207 #endif  /* EFSYS_OPT_LOOPBACK */
 208
 209 #if EFSYS_OPT_MAC_STATS
 210
 211         __checkReturn                   efx_rc_t
 212 siena_mac_stats_get_mask(
 213         __in                            efx_nic_t *enp,
 214         __inout_bcount(mask_size)       uint32_t *maskp,
 215         __in                            size_t mask_size)
 216 {
 217         const struct efx_mac_stats_range siena_stats[] = {
 218                 { EFX_MAC_RX_OCTETS, EFX_MAC_RX_GE_15XX_PKTS },
 219                 /* EFX_MAC_RX_ERRORS is not supported */
 220                 { EFX_MAC_RX_FCS_ERRORS, EFX_MAC_TX_EX_DEF_PKTS },
 221         };
 222         efx_rc_t rc;
 223
 224         _NOTE(ARGUNUSED(enp))
 225
 226         if ((rc = efx_mac_stats_mask_add_ranges(maskp, mask_size,
 227             siena_stats, EFX_ARRAY_SIZE(siena_stats))) != 0)
 228                 goto fail1;
 229
 230         return (0);
 231
 232 fail1:
 233         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 234
 235         return (rc);
 236 }
 237
 238 #define SIENA_MAC_STAT_READ(_esmp, _field, _eqp)                        \
 239         EFSYS_MEM_READQ((_esmp), (_field) * sizeof (efx_qword_t), _eqp)
 240
 241         __checkReturn                   efx_rc_t
 242 siena_mac_stats_update(
 243         __in                            efx_nic_t *enp,
 244         __in                            efsys_mem_t *esmp,
 245         __inout_ecount(EFX_MAC_NSTATS)  efsys_stat_t *stat,
 246         __inout_opt                     uint32_t *generationp)
 247 {
 248         const efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 249         efx_qword_t generation_start;
 250         efx_qword_t generation_end;
 251         efx_qword_t value;
 252         efx_rc_t rc;
 253
 254         if (encp->enc_mac_stats_nstats < MC_CMD_MAC_NSTATS) {
 255                 /* MAC stats count too small */
 256                 rc = ENOSPC;
 257                 goto fail1;
 258         }
 259         if (EFSYS_MEM_SIZE(esmp) <
 260             (encp->enc_mac_stats_nstats * sizeof (efx_qword_t))) {
 261                 /* DMA buffer too small */
 262                 rc = ENOSPC;
 263                 goto fail2;
 264         }
 265
 266         /* Read END first so we don't race with the MC */
 267         EFSYS_DMA_SYNC_FOR_KERNEL(esmp, 0, EFSYS_MEM_SIZE(esmp));
 268         SIENA_MAC_STAT_READ(esmp, (encp->enc_mac_stats_nstats - 1),
 269             &generation_end);
 270         EFSYS_MEM_READ_BARRIER();
 271
 272         /* TX */
 273         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_PKTS, &value);
 274         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_PKTS]), &value);
 275         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_CONTROL_PKTS, &value);
 276         EFSYS_STAT_SUBR_QWORD(&(stat[EFX_MAC_TX_PKTS]), &value);
 277
 278         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_PAUSE_PKTS, &value);
 279         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_PAUSE_PKTS]), &value);
 280
 281         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_UNICAST_PKTS, &value);
 282         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_UNICST_PKTS]), &value);
 283
 284         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_MULTICAST_PKTS, &value);
 285         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_MULTICST_PKTS]), &value);
 286
 287         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_BROADCAST_PKTS, &value);
 288         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_BRDCST_PKTS]), &value);
 289
 290         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_BYTES, &value);
 291         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_OCTETS]), &value);
 292
 293         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_LT64_PKTS, &value);
 294         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_LE_64_PKTS]), &value);
 295         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_64_PKTS, &value);
 296         EFSYS_STAT_INCR_QWORD(&(stat[EFX_MAC_TX_LE_64_PKTS]), &value);
 297
 298         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_65_TO_127_PKTS, &value);
 299         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_65_TO_127_PKTS]), &value);
 300
 301         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_128_TO_255_PKTS, &value);
 302         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_128_TO_255_PKTS]), &value);
 303
 304         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_256_TO_511_PKTS, &value);
 305         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_256_TO_511_PKTS]), &value);
 306
 307         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_512_TO_1023_PKTS, &value);
 308         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_512_TO_1023_PKTS]), &value);
 309
 310         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_1024_TO_15XX_PKTS, &value);
 311         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_1024_TO_15XX_PKTS]), &value);
 312
 313         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_15XX_TO_JUMBO_PKTS, &value);
 314         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_GE_15XX_PKTS]), &value);
 315         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_GTJUMBO_PKTS, &value);
 316         EFSYS_STAT_INCR_QWORD(&(stat[EFX_MAC_TX_GE_15XX_PKTS]), &value);
 317
 318         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_BAD_FCS_PKTS, &value);
 319         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_ERRORS]), &value);
 320
 321         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_SINGLE_COLLISION_PKTS, &value);
 322         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_SGL_COL_PKTS]), &value);
 323
 324         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_MULTIPLE_COLLISION_PKTS,
 325                             &value);
 326         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_MULT_COL_PKTS]), &value);
 327
 328         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_EXCESSIVE_COLLISION_PKTS,
 329                             &value);
 330         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_EX_COL_PKTS]), &value);
 331
 332         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_LATE_COLLISION_PKTS, &value);
 333         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_LATE_COL_PKTS]), &value);
 334
 335         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_DEFERRED_PKTS, &value);
 336         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_DEF_PKTS]), &value);
 337
 338         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_TX_EXCESSIVE_DEFERRED_PKTS,
 339             &value);
 340         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_TX_EX_DEF_PKTS]), &value);
 341
 342         /* RX */
 343         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_BYTES, &value);
 344         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_OCTETS]), &value);
 345
 346         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_PKTS, &value);
 347         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_PKTS]), &value);
 348
 349         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_UNICAST_PKTS, &value);
 350         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_UNICST_PKTS]), &value);
 351
 352         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_MULTICAST_PKTS, &value);
 353         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_MULTICST_PKTS]), &value);
 354
 355         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_BROADCAST_PKTS, &value);
 356         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_BRDCST_PKTS]), &value);
 357
 358         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_PAUSE_PKTS, &value);
 359         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_PAUSE_PKTS]), &value);
 360
 361         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_UNDERSIZE_PKTS, &value);
 362         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_LE_64_PKTS]), &value);
 363         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_64_PKTS, &value);
 364         EFSYS_STAT_INCR_QWORD(&(stat[EFX_MAC_RX_LE_64_PKTS]), &value);
 365
 366         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_65_TO_127_PKTS, &value);
 367         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_65_TO_127_PKTS]), &value);
 368
 369         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_128_TO_255_PKTS, &value);
 370         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_128_TO_255_PKTS]), &value);
 371
 372         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_256_TO_511_PKTS, &value);
 373         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_256_TO_511_PKTS]), &value);
 374
 375         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_512_TO_1023_PKTS, &value);
 376         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_512_TO_1023_PKTS]), &value);
 377
 378         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_1024_TO_15XX_PKTS, &value);
 379         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_1024_TO_15XX_PKTS]), &value);
 380
 381         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_15XX_TO_JUMBO_PKTS, &value);
 382         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_GE_15XX_PKTS]), &value);
 383         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_GTJUMBO_PKTS, &value);
 384         EFSYS_STAT_INCR_QWORD(&(stat[EFX_MAC_RX_GE_15XX_PKTS]), &value);
 385
 386         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_BAD_FCS_PKTS, &value);
 387         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_FCS_ERRORS]), &value);
 388
 389         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_OVERFLOW_PKTS, &value);
 390         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_DROP_EVENTS]), &value);
 391
 392         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_FALSE_CARRIER_PKTS, &value);
 393         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_FALSE_CARRIER_ERRORS]), &value);
 394
 395         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_SYMBOL_ERROR_PKTS, &value);
 396         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_SYMBOL_ERRORS]), &value);
 397
 398         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_ALIGN_ERROR_PKTS, &value);
 399         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_ALIGN_ERRORS]), &value);
 400
 401         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_INTERNAL_ERROR_PKTS, &value);
 402         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_INTERNAL_ERRORS]), &value);
 403
 404         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_JABBER_PKTS, &value);
 405         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_JABBER_PKTS]), &value);
 406
 407         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_LANES01_CHAR_ERR, &value);
 408         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE0_CHAR_ERR]),
 409                             &(value.eq_dword[0]));
 410         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE1_CHAR_ERR]),
 411                             &(value.eq_dword[1]));
 412
 413         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_LANES23_CHAR_ERR, &value);
 414         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE2_CHAR_ERR]),
 415                             &(value.eq_dword[0]));
 416         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE3_CHAR_ERR]),
 417                             &(value.eq_dword[1]));
 418
 419         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_LANES01_DISP_ERR, &value);
 420         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE0_DISP_ERR]),
 421                             &(value.eq_dword[0]));
 422         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE1_DISP_ERR]),
 423                             &(value.eq_dword[1]));
 424
 425         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_LANES23_DISP_ERR, &value);
 426         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE2_DISP_ERR]),
 427                             &(value.eq_dword[0]));
 428         EFSYS_STAT_SET_DWORD(&(stat[EFX_MAC_RX_LANE3_DISP_ERR]),
 429                             &(value.eq_dword[1]));
 430
 431         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_MATCH_FAULT, &value);
 432         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_MATCH_FAULT]), &value);
 433
 434         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_RX_NODESC_DROPS, &value);
 435         EFSYS_STAT_SET_QWORD(&(stat[EFX_MAC_RX_NODESC_DROP_CNT]), &value);
 436
 437         EFSYS_DMA_SYNC_FOR_KERNEL(esmp, 0, EFSYS_MEM_SIZE(esmp));
 438         EFSYS_MEM_READ_BARRIER();
 439         SIENA_MAC_STAT_READ(esmp, MC_CMD_MAC_GENERATION_START,
 440                             &generation_start);
 441
 442         /* Check that we didn't read the stats in the middle of a DMA */
 443         /* Not a good enough check ? */
 444         if (memcmp(&generation_start, &generation_end,
 445             sizeof (generation_start)))
 446                 return (EAGAIN);
 447
 448         if (generationp)
 449                 *generationp = EFX_QWORD_FIELD(generation_start, EFX_DWORD_0);
 450
 451         return (0);
 452
 453 fail2:
 454         EFSYS_PROBE(fail2);
 455 fail1:
 456         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 457
 458         return (rc);
 459 }
 460
 461 #endif  /* EFSYS_OPT_MAC_STATS */
 462
 463         __checkReturn           efx_rc_t
 464 siena_mac_pdu_get(
 465         __in            efx_nic_t *enp,
 466         __out           size_t *pdu)
 467 {
 468         return (ENOTSUP);
 469 }
 470
 471 #endif  /* EFSYS_OPT_SIENA */