drivers/net/sfc/base/siena_phy.c

   1 /*
   2  * Copyright (c) 2009-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include "efx.h"
  32 #include "efx_impl.h"
  33
  34 #if EFSYS_OPT_SIENA
  35
  36 static                  void
  37 siena_phy_decode_cap(
  38         __in            uint32_t mcdi_cap,
  39         __out           uint32_t *maskp)
  40 {
  41         uint32_t mask;
  42
  43         mask = 0;
  44         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10HDX_LBN))
  45                 mask |= (1 << EFX_PHY_CAP_10HDX);
  46         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10FDX_LBN))
  47                 mask |= (1 << EFX_PHY_CAP_10FDX);
  48         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100HDX_LBN))
  49                 mask |= (1 << EFX_PHY_CAP_100HDX);
  50         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100FDX_LBN))
  51                 mask |= (1 << EFX_PHY_CAP_100FDX);
  52         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000HDX_LBN))
  53                 mask |= (1 << EFX_PHY_CAP_1000HDX);
  54         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000FDX_LBN))
  55                 mask |= (1 << EFX_PHY_CAP_1000FDX);
  56         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10000FDX_LBN))
  57                 mask |= (1 << EFX_PHY_CAP_10000FDX);
  58         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_PAUSE_LBN))
  59                 mask |= (1 << EFX_PHY_CAP_PAUSE);
  60         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_ASYM_LBN))
  61                 mask |= (1 << EFX_PHY_CAP_ASYM);
  62         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_AN_LBN))
  63                 mask |= (1 << EFX_PHY_CAP_AN);
  64
  65         *maskp = mask;
  66 }
  67
  68 static                  void
  69 siena_phy_decode_link_mode(
  70         __in            efx_nic_t *enp,
  71         __in            uint32_t link_flags,
  72         __in            unsigned int speed,
  73         __in            unsigned int fcntl,
  74         __out           efx_link_mode_t *link_modep,
  75         __out           unsigned int *fcntlp)
  76 {
  77         boolean_t fd = !!(link_flags &
  78                     (1 << MC_CMD_GET_LINK_OUT_FULL_DUPLEX_LBN));
  79         boolean_t up = !!(link_flags &
  80                     (1 << MC_CMD_GET_LINK_OUT_LINK_UP_LBN));
  81
  82         _NOTE(ARGUNUSED(enp))
  83
  84         if (!up)
  85                 *link_modep = EFX_LINK_DOWN;
  86         else if (speed == 10000 && fd)
  87                 *link_modep = EFX_LINK_10000FDX;
  88         else if (speed == 1000)
  89                 *link_modep = fd ? EFX_LINK_1000FDX : EFX_LINK_1000HDX;
  90         else if (speed == 100)
  91                 *link_modep = fd ? EFX_LINK_100FDX : EFX_LINK_100HDX;
  92         else if (speed == 10)
  93                 *link_modep = fd ? EFX_LINK_10FDX : EFX_LINK_10HDX;
  94         else
  95                 *link_modep = EFX_LINK_UNKNOWN;
  96
  97         if (fcntl == MC_CMD_FCNTL_OFF)
  98                 *fcntlp = 0;
  99         else if (fcntl == MC_CMD_FCNTL_RESPOND)
 100                 *fcntlp = EFX_FCNTL_RESPOND;
 101         else if (fcntl == MC_CMD_FCNTL_BIDIR)
 102                 *fcntlp = EFX_FCNTL_RESPOND | EFX_FCNTL_GENERATE;
 103         else {
 104                 EFSYS_PROBE1(mc_pcol_error, int, fcntl);
 105                 *fcntlp = 0;
 106         }
 107 }
 108
 109                         void
 110 siena_phy_link_ev(
 111         __in            efx_nic_t *enp,
 112         __in            efx_qword_t *eqp,
 113         __out           efx_link_mode_t *link_modep)
 114 {
 115         efx_port_t *epp = &(enp->en_port);
 116         unsigned int link_flags;
 117         unsigned int speed;
 118         unsigned int fcntl;
 119         efx_link_mode_t link_mode;
 120         uint32_t lp_cap_mask;
 121
 122         /*
 123          * Convert the LINKCHANGE speed enumeration into mbit/s, in the
 124          * same way as GET_LINK encodes the speed
 125          */
 126         switch (MCDI_EV_FIELD(eqp, LINKCHANGE_SPEED)) {
 127         case MCDI_EVENT_LINKCHANGE_SPEED_100M:
 128                 speed = 100;
 129                 break;
 130         case MCDI_EVENT_LINKCHANGE_SPEED_1G:
 131                 speed = 1000;
 132                 break;
 133         case MCDI_EVENT_LINKCHANGE_SPEED_10G:
 134                 speed = 10000;
 135                 break;
 136         default:
 137                 speed = 0;
 138                 break;
 139         }
 140
 141         link_flags = MCDI_EV_FIELD(eqp, LINKCHANGE_LINK_FLAGS);
 142         siena_phy_decode_link_mode(enp, link_flags, speed,
 143                                     MCDI_EV_FIELD(eqp, LINKCHANGE_FCNTL),
 144                                     &link_mode, &fcntl);
 145         siena_phy_decode_cap(MCDI_EV_FIELD(eqp, LINKCHANGE_LP_CAP),
 146                             &lp_cap_mask);
 147
 148         /*
 149          * It's safe to update ep_lp_cap_mask without the driver's port lock
 150          * because presumably any concurrently running efx_port_poll() is
 151          * only going to arrive at the same value.
 152          *
 153          * ep_fcntl has two meanings. It's either the link common fcntl
 154          * (if the PHY supports AN), or it's the forced link state. If
 155          * the former, it's safe to update the value for the same reason as
 156          * for ep_lp_cap_mask. If the latter, then just ignore the value,
 157          * because we can race with efx_mac_fcntl_set().
 158          */
 159         epp->ep_lp_cap_mask = lp_cap_mask;
 160         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_AN))
 161                 epp->ep_fcntl = fcntl;
 162
 163         *link_modep = link_mode;
 164 }
 165
 166         __checkReturn   efx_rc_t
 167 siena_phy_power(
 168         __in            efx_nic_t *enp,
 169         __in            boolean_t power)
 170 {
 171         efx_rc_t rc;
 172
 173         if (!power)
 174                 return (0);
 175
 176         /* Check if the PHY is a zombie */
 177         if ((rc = siena_phy_verify(enp)) != 0)
 178                 goto fail1;
 179
 180         enp->en_reset_flags |= EFX_RESET_PHY;
 181
 182         return (0);
 183
 184 fail1:
 185         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 186
 187         return (rc);
 188 }
 189
 190         __checkReturn   efx_rc_t
 191 siena_phy_get_link(
 192         __in            efx_nic_t *enp,
 193         __out           siena_link_state_t *slsp)
 194 {
 195         efx_mcdi_req_t req;
 196         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_LINK_IN_LEN,
 197                 MC_CMD_GET_LINK_OUT_LEN);
 198         efx_rc_t rc;
 199
 200         req.emr_cmd = MC_CMD_GET_LINK;
 201         req.emr_in_buf = payload;
 202         req.emr_in_length = MC_CMD_GET_LINK_IN_LEN;
 203         req.emr_out_buf = payload;
 204         req.emr_out_length = MC_CMD_GET_LINK_OUT_LEN;
 205
 206         efx_mcdi_execute(enp, &req);
 207
 208         if (req.emr_rc != 0) {
 209                 rc = req.emr_rc;
 210                 goto fail1;
 211         }
 212
 213         if (req.emr_out_length_used < MC_CMD_GET_LINK_OUT_LEN) {
 214                 rc = EMSGSIZE;
 215                 goto fail2;
 216         }
 217
 218         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_CAP),
 219                             &slsp->sls_adv_cap_mask);
 220         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_LP_CAP),
 221                             &slsp->sls_lp_cap_mask);
 222
 223         siena_phy_decode_link_mode(enp, MCDI_OUT_DWORD(req, GET_LINK_OUT_FLAGS),
 224                             MCDI_OUT_DWORD(req, GET_LINK_OUT_LINK_SPEED),
 225                             MCDI_OUT_DWORD(req, GET_LINK_OUT_FCNTL),
 226                             &slsp->sls_link_mode, &slsp->sls_fcntl);
 227
 228 #if EFSYS_OPT_LOOPBACK
 229         /* Assert the MC_CMD_LOOPBACK and EFX_LOOPBACK namespace agree */
 230         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_NONE == EFX_LOOPBACK_OFF);
 231         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_DATA == EFX_LOOPBACK_DATA);
 232         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMAC == EFX_LOOPBACK_GMAC);
 233         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGMII == EFX_LOOPBACK_XGMII);
 234         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGXS == EFX_LOOPBACK_XGXS);
 235         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XAUI == EFX_LOOPBACK_XAUI);
 236         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMII == EFX_LOOPBACK_GMII);
 237         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_SGMII == EFX_LOOPBACK_SGMII);
 238         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGBR == EFX_LOOPBACK_XGBR);
 239         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XFI == EFX_LOOPBACK_XFI);
 240         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XAUI_FAR == EFX_LOOPBACK_XAUI_FAR);
 241         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMII_FAR == EFX_LOOPBACK_GMII_FAR);
 242         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_SGMII_FAR == EFX_LOOPBACK_SGMII_FAR);
 243         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XFI_FAR == EFX_LOOPBACK_XFI_FAR);
 244         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GPHY == EFX_LOOPBACK_GPHY);
 245         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PHYXS == EFX_LOOPBACK_PHY_XS);
 246         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PCS == EFX_LOOPBACK_PCS);
 247         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PMAPMD == EFX_LOOPBACK_PMA_PMD);
 248
 249         slsp->sls_loopback = MCDI_OUT_DWORD(req, GET_LINK_OUT_LOOPBACK_MODE);
 250 #endif  /* EFSYS_OPT_LOOPBACK */
 251
 252         slsp->sls_mac_up = MCDI_OUT_DWORD(req, GET_LINK_OUT_MAC_FAULT) == 0;
 253
 254         return (0);
 255
 256 fail2:
 257         EFSYS_PROBE(fail2);
 258 fail1:
 259         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 260
 261         return (rc);
 262 }
 263
 264         __checkReturn   efx_rc_t
 265 siena_phy_reconfigure(
 266         __in            efx_nic_t *enp)
 267 {
 268         efx_port_t *epp = &(enp->en_port);
 269         efx_mcdi_req_t req;
 270         EFX_MCDI_DECLARE_BUF(payload,
 271                 MAX(MC_CMD_SET_ID_LED_IN_LEN, MC_CMD_SET_LINK_IN_LEN),
 272                 MAX(MC_CMD_SET_ID_LED_OUT_LEN, MC_CMD_SET_LINK_OUT_LEN));
 273         uint32_t cap_mask;
 274         unsigned int led_mode;
 275         unsigned int speed;
 276         efx_rc_t rc;
 277
 278         req.emr_cmd = MC_CMD_SET_LINK;
 279         req.emr_in_buf = payload;
 280         req.emr_in_length = MC_CMD_SET_LINK_IN_LEN;
 281         req.emr_out_buf = payload;
 282         req.emr_out_length = MC_CMD_SET_LINK_OUT_LEN;
 283
 284         cap_mask = epp->ep_adv_cap_mask;
 285         MCDI_IN_POPULATE_DWORD_10(req, SET_LINK_IN_CAP,
 286                 PHY_CAP_10HDX, (cap_mask >> EFX_PHY_CAP_10HDX) & 0x1,
 287                 PHY_CAP_10FDX, (cap_mask >> EFX_PHY_CAP_10FDX) & 0x1,
 288                 PHY_CAP_100HDX, (cap_mask >> EFX_PHY_CAP_100HDX) & 0x1,
 289                 PHY_CAP_100FDX, (cap_mask >> EFX_PHY_CAP_100FDX) & 0x1,
 290                 PHY_CAP_1000HDX, (cap_mask >> EFX_PHY_CAP_1000HDX) & 0x1,
 291                 PHY_CAP_1000FDX, (cap_mask >> EFX_PHY_CAP_1000FDX) & 0x1,
 292                 PHY_CAP_10000FDX, (cap_mask >> EFX_PHY_CAP_10000FDX) & 0x1,
 293                 PHY_CAP_PAUSE, (cap_mask >> EFX_PHY_CAP_PAUSE) & 0x1,
 294                 PHY_CAP_ASYM, (cap_mask >> EFX_PHY_CAP_ASYM) & 0x1,
 295                 PHY_CAP_AN, (cap_mask >> EFX_PHY_CAP_AN) & 0x1);
 296
 297 #if EFSYS_OPT_LOOPBACK
 298         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_MODE,
 299                     epp->ep_loopback_type);
 300         switch (epp->ep_loopback_link_mode) {
 301         case EFX_LINK_100FDX:
 302                 speed = 100;
 303                 break;
 304         case EFX_LINK_1000FDX:
 305                 speed = 1000;
 306                 break;
 307         case EFX_LINK_10000FDX:
 308                 speed = 10000;
 309                 break;
 310         default:
 311                 speed = 0;
 312         }
 313 #else
 314         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_MODE, MC_CMD_LOOPBACK_NONE);
 315         speed = 0;
 316 #endif  /* EFSYS_OPT_LOOPBACK */
 317         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_SPEED, speed);
 318
 319 #if EFSYS_OPT_PHY_FLAGS
 320         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, epp->ep_phy_flags);
 321 #else
 322         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, 0);
 323 #endif  /* EFSYS_OPT_PHY_FLAGS */
 324
 325         efx_mcdi_execute(enp, &req);
 326
 327         if (req.emr_rc != 0) {
 328                 rc = req.emr_rc;
 329                 goto fail1;
 330         }
 331
 332         /* And set the blink mode */
 333         (void) memset(payload, 0, sizeof (payload));
 334         req.emr_cmd = MC_CMD_SET_ID_LED;
 335         req.emr_in_buf = payload;
 336         req.emr_in_length = MC_CMD_SET_ID_LED_IN_LEN;
 337         req.emr_out_buf = payload;
 338         req.emr_out_length = MC_CMD_SET_ID_LED_OUT_LEN;
 339
 340 #if EFSYS_OPT_PHY_LED_CONTROL
 341         switch (epp->ep_phy_led_mode) {
 342         case EFX_PHY_LED_DEFAULT:
 343                 led_mode = MC_CMD_LED_DEFAULT;
 344                 break;
 345         case EFX_PHY_LED_OFF:
 346                 led_mode = MC_CMD_LED_OFF;
 347                 break;
 348         case EFX_PHY_LED_ON:
 349                 led_mode = MC_CMD_LED_ON;
 350                 break;
 351         default:
 352                 EFSYS_ASSERT(0);
 353                 led_mode = MC_CMD_LED_DEFAULT;
 354         }
 355
 356         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, led_mode);
 357 #else
 358         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, MC_CMD_LED_DEFAULT);
 359 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
 360
 361         efx_mcdi_execute(enp, &req);
 362
 363         if (req.emr_rc != 0) {
 364                 rc = req.emr_rc;
 365                 goto fail2;
 366         }
 367
 368         return (0);
 369
 370 fail2:
 371         EFSYS_PROBE(fail2);
 372 fail1:
 373         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 374
 375         return (rc);
 376 }
 377
 378         __checkReturn   efx_rc_t
 379 siena_phy_verify(
 380         __in            efx_nic_t *enp)
 381 {
 382         efx_mcdi_req_t req;
 383         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PHY_STATE_IN_LEN,
 384                 MC_CMD_GET_PHY_STATE_OUT_LEN);
 385         uint32_t state;
 386         efx_rc_t rc;
 387
 388         req.emr_cmd = MC_CMD_GET_PHY_STATE;
 389         req.emr_in_buf = payload;
 390         req.emr_in_length = MC_CMD_GET_PHY_STATE_IN_LEN;
 391         req.emr_out_buf = payload;
 392         req.emr_out_length = MC_CMD_GET_PHY_STATE_OUT_LEN;
 393
 394         efx_mcdi_execute(enp, &req);
 395
 396         if (req.emr_rc != 0) {
 397                 rc = req.emr_rc;
 398                 goto fail1;
 399         }
 400
 401         if (req.emr_out_length_used < MC_CMD_GET_PHY_STATE_OUT_LEN) {
 402                 rc = EMSGSIZE;
 403                 goto fail2;
 404         }
 405
 406         state = MCDI_OUT_DWORD(req, GET_PHY_STATE_OUT_STATE);
 407         if (state != MC_CMD_PHY_STATE_OK) {
 408                 if (state != MC_CMD_PHY_STATE_ZOMBIE)
 409                         EFSYS_PROBE1(mc_pcol_error, int, state);
 410                 rc = ENOTACTIVE;
 411                 goto fail3;
 412         }
 413
 414         return (0);
 415
 416 fail3:
 417         EFSYS_PROBE(fail3);
 418 fail2:
 419         EFSYS_PROBE(fail2);
 420 fail1:
 421         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 422
 423         return (rc);
 424 }
 425
 426         __checkReturn   efx_rc_t
 427 siena_phy_oui_get(
 428         __in            efx_nic_t *enp,
 429         __out           uint32_t *ouip)
 430 {
 431         _NOTE(ARGUNUSED(enp, ouip))
 432
 433         return (ENOTSUP);
 434 }
 435
 436 #if EFSYS_OPT_PHY_STATS
 437
 438 #define SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
 439                             _mc_record, _efx_record)                    \
 440         if ((_vmask) & (1ULL << (_mc_record))) {                        \
 441                 (_smask) |= (1ULL << (_efx_record));                    \
 442                 if ((_stat) != NULL && !EFSYS_MEM_IS_NULL(_esmp)) {     \
 443                         efx_dword_t dword;                              \
 444                         EFSYS_MEM_READD(_esmp, (_mc_record) * 4, &dword);\
 445                         (_stat)[_efx_record] =                          \
 446                                 EFX_DWORD_FIELD(dword, EFX_DWORD_0);    \
 447                 }                                                       \
 448         }
 449
 450 #define SIENA_SIMPLE_STAT_SET2(_vmask, _esmp, _smask, _stat, _record)   \
 451         SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
 452                             MC_CMD_ ## _record,                         \
 453                             EFX_PHY_STAT_ ## _record)
 454
 455                                                 void
 456 siena_phy_decode_stats(
 457         __in                                    efx_nic_t *enp,
 458         __in                                    uint32_t vmask,
 459         __in_opt                                efsys_mem_t *esmp,
 460         __out_opt                               uint64_t *smaskp,
 461         __inout_ecount_opt(EFX_PHY_NSTATS)      uint32_t *stat)
 462 {
 463         uint64_t smask = 0;
 464
 465         _NOTE(ARGUNUSED(enp))
 466
 467         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, OUI);
 468         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_LINK_UP);
 469         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_RX_FAULT);
 470         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_TX_FAULT);
 471
 472         if (vmask & (1 << MC_CMD_PMA_PMD_SIGNAL)) {
 473                 smask |=   ((1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_A) |
 474                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_B) |
 475                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_C) |
 476                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_D));
 477                 if (stat != NULL && esmp != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
 478                         efx_dword_t dword;
 479                         uint32_t sig;
 480                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PMA_PMD_SIGNAL,
 481                                         &dword);
 482                         sig = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
 483                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_A] = (sig >> 1) & 1;
 484                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_B] = (sig >> 2) & 1;
 485                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_C] = (sig >> 3) & 1;
 486                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_D] = (sig >> 4) & 1;
 487                 }
 488         }
 489
 490         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_A,
 491                             EFX_PHY_STAT_SNR_A);
 492         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_B,
 493                             EFX_PHY_STAT_SNR_B);
 494         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_C,
 495                             EFX_PHY_STAT_SNR_C);
 496         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_D,
 497                             EFX_PHY_STAT_SNR_D);
 498
 499         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_LINK_UP);
 500         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_RX_FAULT);
 501         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_TX_FAULT);
 502         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BER);
 503         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BLOCK_ERRORS);
 504
 505         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_LINK_UP,
 506                             EFX_PHY_STAT_PHY_XS_LINK_UP);
 507         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_RX_FAULT,
 508                             EFX_PHY_STAT_PHY_XS_RX_FAULT);
 509         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_TX_FAULT,
 510                             EFX_PHY_STAT_PHY_XS_TX_FAULT);
 511         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_ALIGN,
 512                             EFX_PHY_STAT_PHY_XS_ALIGN);
 513
 514         if (vmask & (1 << MC_CMD_PHYXS_SYNC)) {
 515                 smask |=   ((1 << EFX_PHY_STAT_PHY_XS_SYNC_A) |
 516                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_B) |
 517                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_C) |
 518                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_D));
 519                 if (stat != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
 520                         efx_dword_t dword;
 521                         uint32_t sync;
 522                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PHYXS_SYNC, &dword);
 523                         sync = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
 524                         stat[EFX_PHY_STAT_PHY_XS_SYNC_A] = (sync >> 0) & 1;
 525                         stat[EFX_PHY_STAT_PHY_XS_SYNC_B] = (sync >> 1) & 1;
 526                         stat[EFX_PHY_STAT_PHY_XS_SYNC_C] = (sync >> 2) & 1;
 527                         stat[EFX_PHY_STAT_PHY_XS_SYNC_D] = (sync >> 3) & 1;
 528                 }
 529         }
 530
 531         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_LINK_UP);
 532         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_COMPLETE);
 533
 534         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_CL22_LINK_UP,
 535                             EFX_PHY_STAT_CL22EXT_LINK_UP);
 536
 537         if (smaskp != NULL)
 538                 *smaskp = smask;
 539 }
 540
 541         __checkReturn                           efx_rc_t
 542 siena_phy_stats_update(
 543         __in                                    efx_nic_t *enp,
 544         __in                                    efsys_mem_t *esmp,
 545         __inout_ecount(EFX_PHY_NSTATS)          uint32_t *stat)
 546 {
 547         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 548         uint32_t vmask = encp->enc_mcdi_phy_stat_mask;
 549         uint64_t smask;
 550         efx_mcdi_req_t req;
 551         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_PHY_STATS_IN_LEN,
 552                 MC_CMD_PHY_STATS_OUT_DMA_LEN);
 553         efx_rc_t rc;
 554
 555         req.emr_cmd = MC_CMD_PHY_STATS;
 556         req.emr_in_buf = payload;
 557         req.emr_in_length = MC_CMD_PHY_STATS_IN_LEN;
 558         req.emr_out_buf = payload;
 559         req.emr_out_length = MC_CMD_PHY_STATS_OUT_DMA_LEN;
 560
 561         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_LO,
 562                             EFSYS_MEM_ADDR(esmp) & 0xffffffff);
 563         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_HI,
 564                             EFSYS_MEM_ADDR(esmp) >> 32);
 565
 566         efx_mcdi_execute(enp, &req);
 567
 568         if (req.emr_rc != 0) {
 569                 rc = req.emr_rc;
 570                 goto fail1;
 571         }
 572         EFSYS_ASSERT3U(req.emr_out_length, ==, MC_CMD_PHY_STATS_OUT_DMA_LEN);
 573
 574         siena_phy_decode_stats(enp, vmask, esmp, &smask, stat);
 575         EFSYS_ASSERT(smask == encp->enc_phy_stat_mask);
 576
 577         return (0);
 578
 579 fail1:
 580         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 581
 582         return (0);
 583 }
 584
 585 #endif  /* EFSYS_OPT_PHY_STATS */
 586
 587 #if EFSYS_OPT_BIST
 588
 589         __checkReturn           efx_rc_t
 590 siena_phy_bist_start(
 591         __in                    efx_nic_t *enp,
 592         __in                    efx_bist_type_t type)
 593 {
 594         efx_rc_t rc;
 595
 596         if ((rc = efx_mcdi_bist_start(enp, type)) != 0)
 597                 goto fail1;
 598
 599         return (0);
 600
 601 fail1:
 602         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 603
 604         return (rc);
 605 }
 606
 607 static  __checkReturn           unsigned long
 608 siena_phy_sft9001_bist_status(
 609         __in                    uint16_t code)
 610 {
 611         switch (code) {
 612         case MC_CMD_POLL_BIST_SFT9001_PAIR_BUSY:
 613                 return (EFX_PHY_CABLE_STATUS_BUSY);
 614         case MC_CMD_POLL_BIST_SFT9001_INTER_PAIR_SHORT:
 615                 return (EFX_PHY_CABLE_STATUS_INTERPAIRSHORT);
 616         case MC_CMD_POLL_BIST_SFT9001_INTRA_PAIR_SHORT:
 617                 return (EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT);
 618         case MC_CMD_POLL_BIST_SFT9001_PAIR_OPEN:
 619                 return (EFX_PHY_CABLE_STATUS_OPEN);
 620         case MC_CMD_POLL_BIST_SFT9001_PAIR_OK:
 621                 return (EFX_PHY_CABLE_STATUS_OK);
 622         default:
 623                 return (EFX_PHY_CABLE_STATUS_INVALID);
 624         }
 625 }
 626
 627         __checkReturn           efx_rc_t
 628 siena_phy_bist_poll(
 629         __in                    efx_nic_t *enp,
 630         __in                    efx_bist_type_t type,
 631         __out                   efx_bist_result_t *resultp,
 632         __out_opt __drv_when(count > 0, __notnull)
 633         uint32_t *value_maskp,
 634         __out_ecount_opt(count) __drv_when(count > 0, __notnull)
 635         unsigned long *valuesp,
 636         __in                    size_t count)
 637 {
 638         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 639         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_POLL_BIST_IN_LEN,
 640                 MCDI_CTL_SDU_LEN_MAX);
 641         uint32_t value_mask = 0;
 642         efx_mcdi_req_t req;
 643         uint32_t result;
 644         efx_rc_t rc;
 645
 646         req.emr_cmd = MC_CMD_POLL_BIST;
 647         req.emr_in_buf = payload;
 648         req.emr_in_length = MC_CMD_POLL_BIST_IN_LEN;
 649         req.emr_out_buf = payload;
 650         req.emr_out_length = MCDI_CTL_SDU_LEN_MAX;
 651
 652         efx_mcdi_execute(enp, &req);
 653
 654         if (req.emr_rc != 0) {
 655                 rc = req.emr_rc;
 656                 goto fail1;
 657         }
 658
 659         if (req.emr_out_length_used < MC_CMD_POLL_BIST_OUT_RESULT_OFST + 4) {
 660                 rc = EMSGSIZE;
 661                 goto fail2;
 662         }
 663
 664         if (count > 0)
 665                 (void) memset(valuesp, '\0', count * sizeof (unsigned long));
 666
 667         result = MCDI_OUT_DWORD(req, POLL_BIST_OUT_RESULT);
 668
 669         /* Extract PHY specific results */
 670         if (result == MC_CMD_POLL_BIST_PASSED &&
 671             encp->enc_phy_type == EFX_PHY_SFT9001B &&
 672             req.emr_out_length_used >= MC_CMD_POLL_BIST_OUT_SFT9001_LEN &&
 673             (type == EFX_BIST_TYPE_PHY_CABLE_SHORT ||
 674             type == EFX_BIST_TYPE_PHY_CABLE_LONG)) {
 675                 uint16_t word;
 676
 677                 if (count > EFX_BIST_PHY_CABLE_LENGTH_A) {
 678                         if (valuesp != NULL)
 679                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_A] =
 680                                     MCDI_OUT_DWORD(req,
 681                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_A);
 682                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_A);
 683                 }
 684
 685                 if (count > EFX_BIST_PHY_CABLE_LENGTH_B) {
 686                         if (valuesp != NULL)
 687                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_B] =
 688                                     MCDI_OUT_DWORD(req,
 689                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_B);
 690                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_B);
 691                 }
 692
 693                 if (count > EFX_BIST_PHY_CABLE_LENGTH_C) {
 694                         if (valuesp != NULL)
 695                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_C] =
 696                                     MCDI_OUT_DWORD(req,
 697                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_C);
 698                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_C);
 699                 }
 700
 701                 if (count > EFX_BIST_PHY_CABLE_LENGTH_D) {
 702                         if (valuesp != NULL)
 703                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_D] =
 704                                     MCDI_OUT_DWORD(req,
 705                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_D);
 706                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_D);
 707                 }
 708
 709                 if (count > EFX_BIST_PHY_CABLE_STATUS_A) {
 710                         if (valuesp != NULL) {
 711                                 word = MCDI_OUT_WORD(req,
 712                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_A);
 713                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_A] =
 714                                     siena_phy_sft9001_bist_status(word);
 715                         }
 716                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_A);
 717                 }
 718
 719                 if (count > EFX_BIST_PHY_CABLE_STATUS_B) {
 720                         if (valuesp != NULL) {
 721                                 word = MCDI_OUT_WORD(req,
 722                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_B);
 723                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_B] =
 724                                     siena_phy_sft9001_bist_status(word);
 725                         }
 726                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_B);
 727                 }
 728
 729                 if (count > EFX_BIST_PHY_CABLE_STATUS_C) {
 730                         if (valuesp != NULL) {
 731                                 word = MCDI_OUT_WORD(req,
 732                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_C);
 733                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_C] =
 734                                     siena_phy_sft9001_bist_status(word);
 735                         }
 736                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_C);
 737                 }
 738
 739                 if (count > EFX_BIST_PHY_CABLE_STATUS_D) {
 740                         if (valuesp != NULL) {
 741                                 word = MCDI_OUT_WORD(req,
 742                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_D);
 743                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_D] =
 744                                     siena_phy_sft9001_bist_status(word);
 745                         }
 746                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_D);
 747                 }
 748
 749         } else if (result == MC_CMD_POLL_BIST_FAILED &&
 750                     encp->enc_phy_type == EFX_PHY_QLX111V &&
 751                     req.emr_out_length >= MC_CMD_POLL_BIST_OUT_MRSFP_LEN &&
 752                     count > EFX_BIST_FAULT_CODE) {
 753                 if (valuesp != NULL)
 754                         valuesp[EFX_BIST_FAULT_CODE] =
 755                             MCDI_OUT_DWORD(req, POLL_BIST_OUT_MRSFP_TEST);
 756                 value_mask |= 1 << EFX_BIST_FAULT_CODE;
 757         }
 758
 759         if (value_maskp != NULL)
 760                 *value_maskp = value_mask;
 761
 762         EFSYS_ASSERT(resultp != NULL);
 763         if (result == MC_CMD_POLL_BIST_RUNNING)
 764                 *resultp = EFX_BIST_RESULT_RUNNING;
 765         else if (result == MC_CMD_POLL_BIST_PASSED)
 766                 *resultp = EFX_BIST_RESULT_PASSED;
 767         else
 768                 *resultp = EFX_BIST_RESULT_FAILED;
 769
 770         return (0);
 771
 772 fail2:
 773         EFSYS_PROBE(fail2);
 774 fail1:
 775         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 776
 777         return (rc);
 778 }
 779
 780                         void
 781 siena_phy_bist_stop(
 782         __in            efx_nic_t *enp,
 783         __in            efx_bist_type_t type)
 784 {
 785         /* There is no way to stop BIST on Siena */
 786         _NOTE(ARGUNUSED(enp, type))
 787 }
 788
 789 #endif  /* EFSYS_OPT_BIST */
 790
 791 #endif  /* EFSYS_OPT_SIENA */