drivers/net/sfc/sfc_ef10_rx.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  * Copyright (c) 2016 Solarflare Communications Inc.
   5  * All rights reserved.
   6  *
   7  * This software was jointly developed between OKTET Labs (under contract
   8  * for Solarflare) and Solarflare Communications, Inc.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions are met:
  12  *
  13  * 1. Redistributions of source code must retain the above copyright notice,
  14  *    this list of conditions and the following disclaimer.
  15  * 2. Redistributions in binary form must reproduce the above copyright notice,
  16  *    this list of conditions and the following disclaimer in the documentation
  17  *    and/or other materials provided with the distribution.
  18  *
  19  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  20  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  21  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  22  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  23  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  24  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  25  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  26  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  27  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  28  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  29  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  30  */
  31
  32 /* EF10 native datapath implementation */
  33
  34 #include <stdbool.h>
  35
  36 #include <rte_byteorder.h>
  37 #include <rte_mbuf_ptype.h>
  38 #include <rte_mbuf.h>
  39 #include <rte_io.h>
  40
  41 #include "efx.h"
  42 #include "efx_types.h"
  43 #include "efx_regs.h"
  44 #include "efx_regs_ef10.h"
  45
  46 #include "sfc_tweak.h"
  47 #include "sfc_dp_rx.h"
  48 #include "sfc_kvargs.h"
  49 #include "sfc_ef10.h"
  50
  51 #define sfc_ef10_rx_err(dpq, ...) \
  52         SFC_DP_LOG(SFC_KVARG_DATAPATH_EF10, ERR, dpq, __VA_ARGS__)
  53
  54 /**
  55  * Alignment requirement for value written to RX WPTR:
  56  * the WPTR must be aligned to an 8 descriptor boundary.
  57  */
  58 #define SFC_EF10_RX_WPTR_ALIGN  8
  59
  60 /**
  61  * Maximum number of descriptors/buffers in the Rx ring.
  62  * It should guarantee that corresponding event queue never overfill.
  63  * EF10 native datapath uses event queue of the same size as Rx queue.
  64  * Maximum number of events on datapath can be estimated as number of
  65  * Rx queue entries (one event per Rx buffer in the worst case) plus
  66  * Rx error and flush events.
  67  */
  68 #define SFC_EF10_RXQ_LIMIT(_ndesc) \
  69         ((_ndesc) - 1 /* head must not step on tail */ - \
  70          (SFC_EF10_EV_PER_CACHE_LINE - 1) /* max unused EvQ entries */ - \
  71          1 /* Rx error */ - 1 /* flush */)
  72
  73 struct sfc_ef10_rx_sw_desc {
  74         struct rte_mbuf                 *mbuf;
  75 };
  76
  77 struct sfc_ef10_rxq {
  78         /* Used on data path */
  79         unsigned int                    flags;
  80 #define SFC_EF10_RXQ_STARTED            0x1
  81 #define SFC_EF10_RXQ_NOT_RUNNING        0x2
  82 #define SFC_EF10_RXQ_EXCEPTION          0x4
  83 #define SFC_EF10_RXQ_RSS_HASH           0x8
  84         unsigned int                    ptr_mask;
  85         unsigned int                    prepared;
  86         unsigned int                    completed;
  87         unsigned int                    evq_read_ptr;
  88         efx_qword_t                     *evq_hw_ring;
  89         struct sfc_ef10_rx_sw_desc      *sw_ring;
  90         uint64_t                        rearm_data;
  91         uint16_t                        prefix_size;
  92
  93         /* Used on refill */
  94         uint16_t                        buf_size;
  95         unsigned int                    added;
  96         unsigned int                    refill_threshold;
  97         struct rte_mempool              *refill_mb_pool;
  98         efx_qword_t                     *rxq_hw_ring;
  99         volatile void                   *doorbell;
 100
 101         /* Datapath receive queue anchor */
 102         struct sfc_dp_rxq               dp;
 103 };
 104
 105 static inline struct sfc_ef10_rxq *
 106 sfc_ef10_rxq_by_dp_rxq(struct sfc_dp_rxq *dp_rxq)
 107 {
 108         return container_of(dp_rxq, struct sfc_ef10_rxq, dp);
 109 }
 110
 111 static void
 112 sfc_ef10_rx_qpush(struct sfc_ef10_rxq *rxq)
 113 {
 114         efx_dword_t dword;
 115
 116         /* Hardware has alignment restriction for WPTR */
 117         RTE_BUILD_BUG_ON(SFC_RX_REFILL_BULK % SFC_EF10_RX_WPTR_ALIGN != 0);
 118         SFC_ASSERT(RTE_ALIGN(rxq->added, SFC_EF10_RX_WPTR_ALIGN) == rxq->added);
 119
 120         EFX_POPULATE_DWORD_1(dword, ERF_DZ_RX_DESC_WPTR,
 121                              rxq->added & rxq->ptr_mask);
 122
 123         /* DMA sync to device is not required */
 124
 125         /*
 126          * rte_write32() has rte_io_wmb() which guarantees that the STORE
 127          * operations (i.e. Rx and event descriptor updates) that precede
 128          * the rte_io_wmb() call are visible to NIC before the STORE
 129          * operations that follow it (i.e. doorbell write).
 130          */
 131         rte_write32(dword.ed_u32[0], rxq->doorbell);
 132 }
 133
 134 static void
 135 sfc_ef10_rx_qrefill(struct sfc_ef10_rxq *rxq)
 136 {
 137         const unsigned int ptr_mask = rxq->ptr_mask;
 138         const uint32_t buf_size = rxq->buf_size;
 139         unsigned int free_space;
 140         unsigned int bulks;
 141         void *objs[SFC_RX_REFILL_BULK];
 142         unsigned int added = rxq->added;
 143
 144         free_space = SFC_EF10_RXQ_LIMIT(ptr_mask + 1) -
 145                 (added - rxq->completed);
 146
 147         if (free_space < rxq->refill_threshold)
 148                 return;
 149
 150         bulks = free_space / RTE_DIM(objs);
 151         /* refill_threshold guarantees that bulks is positive */
 152         SFC_ASSERT(bulks > 0);
 153
 154         do {
 155                 unsigned int id;
 156                 unsigned int i;
 157
 158                 if (unlikely(rte_mempool_get_bulk(rxq->refill_mb_pool, objs,
 159                                                   RTE_DIM(objs)) < 0)) {
 160                         struct rte_eth_dev_data *dev_data =
 161                                 rte_eth_devices[rxq->dp.dpq.port_id].data;
 162
 163                         /*
 164                          * It is hardly a safe way to increment counter
 165                          * from different contexts, but all PMDs do it.
 166                          */
 167                         dev_data->rx_mbuf_alloc_failed += RTE_DIM(objs);
 168                         /* Return if we have posted nothing yet */
 169                         if (added == rxq->added)
 170                                 return;
 171                         /* Push posted */
 172                         break;
 173                 }
 174
 175                 for (i = 0, id = added & ptr_mask;
 176                      i < RTE_DIM(objs);
 177                      ++i, ++id) {
 178                         struct rte_mbuf *m = objs[i];
 179                         struct sfc_ef10_rx_sw_desc *rxd;
 180                         rte_iova_t phys_addr;
 181
 182                         SFC_ASSERT((id & ~ptr_mask) == 0);
 183                         rxd = &rxq->sw_ring[id];
 184                         rxd->mbuf = m;
 185
 186                         /*
 187                          * Avoid writing to mbuf. It is cheaper to do it
 188                          * when we receive packet and fill in nearby
 189                          * structure members.
 190                          */
 191
 192                         phys_addr = rte_mbuf_data_iova_default(m);
 193                         EFX_POPULATE_QWORD_2(rxq->rxq_hw_ring[id],
 194                             ESF_DZ_RX_KER_BYTE_CNT, buf_size,
 195                             ESF_DZ_RX_KER_BUF_ADDR, phys_addr);
 196                 }
 197
 198                 added += RTE_DIM(objs);
 199         } while (--bulks > 0);
 200
 201         SFC_ASSERT(rxq->added != added);
 202         rxq->added = added;
 203         sfc_ef10_rx_qpush(rxq);
 204 }
 205
 206 static void
 207 sfc_ef10_rx_prefetch_next(struct sfc_ef10_rxq *rxq, unsigned int next_id)
 208 {
 209         struct rte_mbuf *next_mbuf;
 210
 211         /* Prefetch next bunch of software descriptors */
 212         if ((next_id % (RTE_CACHE_LINE_SIZE / sizeof(rxq->sw_ring[0]))) == 0)
 213                 rte_prefetch0(&rxq->sw_ring[next_id]);
 214
 215         /*
 216          * It looks strange to prefetch depending on previous prefetch
 217          * data, but measurements show that it is really efficient and
 218          * increases packet rate.
 219          */
 220         next_mbuf = rxq->sw_ring[next_id].mbuf;
 221         if (likely(next_mbuf != NULL)) {
 222                 /* Prefetch the next mbuf structure */
 223                 rte_mbuf_prefetch_part1(next_mbuf);
 224
 225                 /* Prefetch pseudo header of the next packet */
 226                 /* data_off is not filled in yet */
 227                 /* Yes, data could be not ready yet, but we hope */
 228                 rte_prefetch0((uint8_t *)next_mbuf->buf_addr +
 229                               RTE_PKTMBUF_HEADROOM);
 230         }
 231 }
 232
 233 static uint16_t
 234 sfc_ef10_rx_prepared(struct sfc_ef10_rxq *rxq, struct rte_mbuf **rx_pkts,
 235                      uint16_t nb_pkts)
 236 {
 237         uint16_t n_rx_pkts = RTE_MIN(nb_pkts, rxq->prepared);
 238         unsigned int completed = rxq->completed;
 239         unsigned int i;
 240
 241         rxq->prepared -= n_rx_pkts;
 242         rxq->completed = completed + n_rx_pkts;
 243
 244         for (i = 0; i < n_rx_pkts; ++i, ++completed)
 245                 rx_pkts[i] = rxq->sw_ring[completed & rxq->ptr_mask].mbuf;
 246
 247         return n_rx_pkts;
 248 }
 249
 250 static void
 251 sfc_ef10_rx_ev_to_offloads(struct sfc_ef10_rxq *rxq, const efx_qword_t rx_ev,
 252                            struct rte_mbuf *m)
 253 {
 254         uint32_t l2_ptype = 0;
 255         uint32_t l3_ptype = 0;
 256         uint32_t l4_ptype = 0;
 257         uint64_t ol_flags = 0;
 258
 259         if (unlikely(EFX_TEST_QWORD_BIT(rx_ev, ESF_DZ_RX_PARSE_INCOMPLETE_LBN)))
 260                 goto done;
 261
 262         switch (EFX_QWORD_FIELD(rx_ev, ESF_DZ_RX_ETH_TAG_CLASS)) {
 263         case ESE_DZ_ETH_TAG_CLASS_NONE:
 264                 l2_ptype = RTE_PTYPE_L2_ETHER;
 265                 break;
 266         case ESE_DZ_ETH_TAG_CLASS_VLAN1:
 267                 l2_ptype = RTE_PTYPE_L2_ETHER_VLAN;
 268                 break;
 269         case ESE_DZ_ETH_TAG_CLASS_VLAN2:
 270                 l2_ptype = RTE_PTYPE_L2_ETHER_QINQ;
 271                 break;
 272         default:
 273                 /* Unexpected Eth tag class */
 274                 SFC_ASSERT(false);
 275         }
 276
 277         switch (EFX_QWORD_FIELD(rx_ev, ESF_DZ_RX_L3_CLASS)) {
 278         case ESE_DZ_L3_CLASS_IP4_FRAG:
 279                 l4_ptype = RTE_PTYPE_L4_FRAG;
 280                 /* FALLTHROUGH */
 281         case ESE_DZ_L3_CLASS_IP4:
 282                 l3_ptype = RTE_PTYPE_L3_IPV4_EXT_UNKNOWN;
 283                 ol_flags |= PKT_RX_RSS_HASH |
 284                         ((EFX_TEST_QWORD_BIT(rx_ev,
 285                                              ESF_DZ_RX_IPCKSUM_ERR_LBN)) ?
 286                          PKT_RX_IP_CKSUM_BAD : PKT_RX_IP_CKSUM_GOOD);
 287                 break;
 288         case ESE_DZ_L3_CLASS_IP6_FRAG:
 289                 l4_ptype = RTE_PTYPE_L4_FRAG;
 290                 /* FALLTHROUGH */
 291         case ESE_DZ_L3_CLASS_IP6:
 292                 l3_ptype = RTE_PTYPE_L3_IPV6_EXT_UNKNOWN;
 293                 ol_flags |= PKT_RX_RSS_HASH;
 294                 break;
 295         case ESE_DZ_L3_CLASS_ARP:
 296                 /* Override Layer 2 packet type */
 297                 l2_ptype = RTE_PTYPE_L2_ETHER_ARP;
 298                 break;
 299         default:
 300                 /* Unexpected Layer 3 class */
 301                 SFC_ASSERT(false);
 302         }
 303
 304         switch (EFX_QWORD_FIELD(rx_ev, ESF_DZ_RX_L4_CLASS)) {
 305         case ESE_DZ_L4_CLASS_TCP:
 306                 l4_ptype = RTE_PTYPE_L4_TCP;
 307                 ol_flags |=
 308                         (EFX_TEST_QWORD_BIT(rx_ev,
 309                                             ESF_DZ_RX_TCPUDP_CKSUM_ERR_LBN)) ?
 310                         PKT_RX_L4_CKSUM_BAD : PKT_RX_L4_CKSUM_GOOD;
 311                 break;
 312         case ESE_DZ_L4_CLASS_UDP:
 313                 l4_ptype = RTE_PTYPE_L4_UDP;
 314                 ol_flags |=
 315                         (EFX_TEST_QWORD_BIT(rx_ev,
 316                                             ESF_DZ_RX_TCPUDP_CKSUM_ERR_LBN)) ?
 317                         PKT_RX_L4_CKSUM_BAD : PKT_RX_L4_CKSUM_GOOD;
 318                 break;
 319         case ESE_DZ_L4_CLASS_UNKNOWN:
 320                 break;
 321         default:
 322                 /* Unexpected Layer 4 class */
 323                 SFC_ASSERT(false);
 324         }
 325
 326         /* Remove RSS hash offload flag if RSS is not enabled */
 327         if (~rxq->flags & SFC_EF10_RXQ_RSS_HASH)
 328                 ol_flags &= ~PKT_RX_RSS_HASH;
 329
 330 done:
 331         m->ol_flags = ol_flags;
 332         m->packet_type = l2_ptype | l3_ptype | l4_ptype;
 333 }
 334
 335 static uint16_t
 336 sfc_ef10_rx_pseudo_hdr_get_len(const uint8_t *pseudo_hdr)
 337 {
 338         return rte_le_to_cpu_16(*(const uint16_t *)&pseudo_hdr[8]);
 339 }
 340
 341 static uint32_t
 342 sfc_ef10_rx_pseudo_hdr_get_hash(const uint8_t *pseudo_hdr)
 343 {
 344         return rte_le_to_cpu_32(*(const uint32_t *)pseudo_hdr);
 345 }
 346
 347 static uint16_t
 348 sfc_ef10_rx_process_event(struct sfc_ef10_rxq *rxq, efx_qword_t rx_ev,
 349                           struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
 350 {
 351         const unsigned int ptr_mask = rxq->ptr_mask;
 352         unsigned int completed = rxq->completed;
 353         unsigned int ready;
 354         struct sfc_ef10_rx_sw_desc *rxd;
 355         struct rte_mbuf *m;
 356         struct rte_mbuf *m0;
 357         uint16_t n_rx_pkts;
 358         const uint8_t *pseudo_hdr;
 359         uint16_t pkt_len;
 360
 361         ready = (EFX_QWORD_FIELD(rx_ev, ESF_DZ_RX_DSC_PTR_LBITS) - completed) &
 362                 EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 363         SFC_ASSERT(ready > 0);
 364
 365         if (rx_ev.eq_u64[0] &
 366             rte_cpu_to_le_64((1ull << ESF_DZ_RX_ECC_ERR_LBN) |
 367                              (1ull << ESF_DZ_RX_ECRC_ERR_LBN))) {
 368                 SFC_ASSERT(rxq->prepared == 0);
 369                 rxq->completed += ready;
 370                 while (ready-- > 0) {
 371                         rxd = &rxq->sw_ring[completed++ & ptr_mask];
 372                         rte_mempool_put(rxq->refill_mb_pool, rxd->mbuf);
 373                 }
 374                 return 0;
 375         }
 376
 377         n_rx_pkts = RTE_MIN(ready, nb_pkts);
 378         rxq->prepared = ready - n_rx_pkts;
 379         rxq->completed += n_rx_pkts;
 380
 381         rxd = &rxq->sw_ring[completed++ & ptr_mask];
 382
 383         sfc_ef10_rx_prefetch_next(rxq, completed & ptr_mask);
 384
 385         m = rxd->mbuf;
 386
 387         *rx_pkts++ = m;
 388
 389         RTE_BUILD_BUG_ON(sizeof(m->rearm_data[0]) != sizeof(rxq->rearm_data));
 390         m->rearm_data[0] = rxq->rearm_data;
 391
 392         /* Classify packet based on Rx event */
 393         sfc_ef10_rx_ev_to_offloads(rxq, rx_ev, m);
 394
 395         /* data_off already moved past pseudo header */
 396         pseudo_hdr = (uint8_t *)m->buf_addr + RTE_PKTMBUF_HEADROOM;
 397
 398         /*
 399          * Always get RSS hash from pseudo header to avoid
 400          * condition/branching. If it is valid or not depends on
 401          * PKT_RX_RSS_HASH in m->ol_flags.
 402          */
 403         m->hash.rss = sfc_ef10_rx_pseudo_hdr_get_hash(pseudo_hdr);
 404
 405         if (ready == 1)
 406                 pkt_len = EFX_QWORD_FIELD(rx_ev, ESF_DZ_RX_BYTES) -
 407                         rxq->prefix_size;
 408         else
 409                 pkt_len = sfc_ef10_rx_pseudo_hdr_get_len(pseudo_hdr);
 410         SFC_ASSERT(pkt_len > 0);
 411         rte_pktmbuf_data_len(m) = pkt_len;
 412         rte_pktmbuf_pkt_len(m) = pkt_len;
 413
 414         SFC_ASSERT(m->next == NULL);
 415
 416         /* Remember mbuf to copy offload flags and packet type from */
 417         m0 = m;
 418         for (--ready; ready > 0; --ready) {
 419                 rxd = &rxq->sw_ring[completed++ & ptr_mask];
 420
 421                 sfc_ef10_rx_prefetch_next(rxq, completed & ptr_mask);
 422
 423                 m = rxd->mbuf;
 424
 425                 if (ready > rxq->prepared)
 426                         *rx_pkts++ = m;
 427
 428                 RTE_BUILD_BUG_ON(sizeof(m->rearm_data[0]) !=
 429                                  sizeof(rxq->rearm_data));
 430                 m->rearm_data[0] = rxq->rearm_data;
 431
 432                 /* Event-dependent information is the same */
 433                 m->ol_flags = m0->ol_flags;
 434                 m->packet_type = m0->packet_type;
 435
 436                 /* data_off already moved past pseudo header */
 437                 pseudo_hdr = (uint8_t *)m->buf_addr + RTE_PKTMBUF_HEADROOM;
 438
 439                 /*
 440                  * Always get RSS hash from pseudo header to avoid
 441                  * condition/branching. If it is valid or not depends on
 442                  * PKT_RX_RSS_HASH in m->ol_flags.
 443                  */
 444                 m->hash.rss = sfc_ef10_rx_pseudo_hdr_get_hash(pseudo_hdr);
 445
 446                 pkt_len = sfc_ef10_rx_pseudo_hdr_get_len(pseudo_hdr);
 447                 SFC_ASSERT(pkt_len > 0);
 448                 rte_pktmbuf_data_len(m) = pkt_len;
 449                 rte_pktmbuf_pkt_len(m) = pkt_len;
 450
 451                 SFC_ASSERT(m->next == NULL);
 452         }
 453
 454         return n_rx_pkts;
 455 }
 456
 457 static bool
 458 sfc_ef10_rx_get_event(struct sfc_ef10_rxq *rxq, efx_qword_t *rx_ev)
 459 {
 460         *rx_ev = rxq->evq_hw_ring[rxq->evq_read_ptr & rxq->ptr_mask];
 461
 462         if (!sfc_ef10_ev_present(*rx_ev))
 463                 return false;
 464
 465         if (unlikely(EFX_QWORD_FIELD(*rx_ev, FSF_AZ_EV_CODE) !=
 466                      FSE_AZ_EV_CODE_RX_EV)) {
 467                 /*
 468                  * Do not move read_ptr to keep the event for exception
 469                  * handling by the control path.
 470                  */
 471                 rxq->flags |= SFC_EF10_RXQ_EXCEPTION;
 472                 sfc_ef10_rx_err(&rxq->dp.dpq,
 473                                 "RxQ exception at EvQ read ptr %#x",
 474                                 rxq->evq_read_ptr);
 475                 return false;
 476         }
 477
 478         rxq->evq_read_ptr++;
 479         return true;
 480 }
 481
 482 static uint16_t
 483 sfc_ef10_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
 484 {
 485         struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(rx_queue);
 486         unsigned int evq_old_read_ptr;
 487         uint16_t n_rx_pkts;
 488         efx_qword_t rx_ev;
 489
 490         if (unlikely(rxq->flags &
 491                      (SFC_EF10_RXQ_NOT_RUNNING | SFC_EF10_RXQ_EXCEPTION)))
 492                 return 0;
 493
 494         n_rx_pkts = sfc_ef10_rx_prepared(rxq, rx_pkts, nb_pkts);
 495
 496         evq_old_read_ptr = rxq->evq_read_ptr;
 497         while (n_rx_pkts != nb_pkts && sfc_ef10_rx_get_event(rxq, &rx_ev)) {
 498                 /*
 499                  * DROP_EVENT is an internal to the NIC, software should
 500                  * never see it and, therefore, may ignore it.
 501                  */
 502
 503                 n_rx_pkts += sfc_ef10_rx_process_event(rxq, rx_ev,
 504                                                        rx_pkts + n_rx_pkts,
 505                                                        nb_pkts - n_rx_pkts);
 506         }
 507
 508         sfc_ef10_ev_qclear(rxq->evq_hw_ring, rxq->ptr_mask, evq_old_read_ptr,
 509                            rxq->evq_read_ptr);
 510
 511         /* It is not a problem if we refill in the case of exception */
 512         sfc_ef10_rx_qrefill(rxq);
 513
 514         return n_rx_pkts;
 515 }
 516
 517 static const uint32_t *
 518 sfc_ef10_supported_ptypes_get(void)
 519 {
 520         static const uint32_t ef10_native_ptypes[] = {
 521                 RTE_PTYPE_L2_ETHER,
 522                 RTE_PTYPE_L2_ETHER_ARP,
 523                 RTE_PTYPE_L2_ETHER_VLAN,
 524                 RTE_PTYPE_L2_ETHER_QINQ,
 525                 RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
 526                 RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
 527                 RTE_PTYPE_L4_FRAG,
 528                 RTE_PTYPE_L4_TCP,
 529                 RTE_PTYPE_L4_UDP,
 530                 RTE_PTYPE_UNKNOWN
 531         };
 532
 533         return ef10_native_ptypes;
 534 }
 535
 536 static sfc_dp_rx_qdesc_npending_t sfc_ef10_rx_qdesc_npending;
 537 static unsigned int
 538 sfc_ef10_rx_qdesc_npending(__rte_unused struct sfc_dp_rxq *dp_rxq)
 539 {
 540         /*
 541          * Correct implementation requires EvQ polling and events
 542          * processing (keeping all ready mbufs in prepared).
 543          */
 544         return -ENOTSUP;
 545 }
 546
 547 static sfc_dp_rx_qdesc_status_t sfc_ef10_rx_qdesc_status;
 548 static int
 549 sfc_ef10_rx_qdesc_status(__rte_unused struct sfc_dp_rxq *dp_rxq,
 550                          __rte_unused uint16_t offset)
 551 {
 552         return -ENOTSUP;
 553 }
 554
 555
 556 static uint64_t
 557 sfc_ef10_mk_mbuf_rearm_data(uint16_t port_id, uint16_t prefix_size)
 558 {
 559         struct rte_mbuf m;
 560
 561         memset(&m, 0, sizeof(m));
 562
 563         rte_mbuf_refcnt_set(&m, 1);
 564         m.data_off = RTE_PKTMBUF_HEADROOM + prefix_size;
 565         m.nb_segs = 1;
 566         m.port = port_id;
 567
 568         /* rearm_data covers structure members filled in above */
 569         rte_compiler_barrier();
 570         RTE_BUILD_BUG_ON(sizeof(m.rearm_data[0]) != sizeof(uint64_t));
 571         return m.rearm_data[0];
 572 }
 573
 574 static sfc_dp_rx_qcreate_t sfc_ef10_rx_qcreate;
 575 static int
 576 sfc_ef10_rx_qcreate(uint16_t port_id, uint16_t queue_id,
 577                     const struct rte_pci_addr *pci_addr, int socket_id,
 578                     const struct sfc_dp_rx_qcreate_info *info,
 579                     struct sfc_dp_rxq **dp_rxqp)
 580 {
 581         struct sfc_ef10_rxq *rxq;
 582         int rc;
 583
 584         rc = EINVAL;
 585         if (info->rxq_entries != info->evq_entries)
 586                 goto fail_rxq_args;
 587
 588         rc = ENOMEM;
 589         rxq = rte_zmalloc_socket("sfc-ef10-rxq", sizeof(*rxq),
 590                                  RTE_CACHE_LINE_SIZE, socket_id);
 591         if (rxq == NULL)
 592                 goto fail_rxq_alloc;
 593
 594         sfc_dp_queue_init(&rxq->dp.dpq, port_id, queue_id, pci_addr);
 595
 596         rc = ENOMEM;
 597         rxq->sw_ring = rte_calloc_socket("sfc-ef10-rxq-sw_ring",
 598                                          info->rxq_entries,
 599                                          sizeof(*rxq->sw_ring),
 600                                          RTE_CACHE_LINE_SIZE, socket_id);
 601         if (rxq->sw_ring == NULL)
 602                 goto fail_desc_alloc;
 603
 604         rxq->flags |= SFC_EF10_RXQ_NOT_RUNNING;
 605         if (info->flags & SFC_RXQ_FLAG_RSS_HASH)
 606                 rxq->flags |= SFC_EF10_RXQ_RSS_HASH;
 607         rxq->ptr_mask = info->rxq_entries - 1;
 608         rxq->evq_hw_ring = info->evq_hw_ring;
 609         rxq->refill_threshold = info->refill_threshold;
 610         rxq->rearm_data =
 611                 sfc_ef10_mk_mbuf_rearm_data(port_id, info->prefix_size);
 612         rxq->prefix_size = info->prefix_size;
 613         rxq->buf_size = info->buf_size;
 614         rxq->refill_mb_pool = info->refill_mb_pool;
 615         rxq->rxq_hw_ring = info->rxq_hw_ring;
 616         rxq->doorbell = (volatile uint8_t *)info->mem_bar +
 617                         ER_DZ_RX_DESC_UPD_REG_OFST +
 618                         info->hw_index * ER_DZ_RX_DESC_UPD_REG_STEP;
 619
 620         *dp_rxqp = &rxq->dp;
 621         return 0;
 622
 623 fail_desc_alloc:
 624         rte_free(rxq);
 625
 626 fail_rxq_alloc:
 627 fail_rxq_args:
 628         return rc;
 629 }
 630
 631 static sfc_dp_rx_qdestroy_t sfc_ef10_rx_qdestroy;
 632 static void
 633 sfc_ef10_rx_qdestroy(struct sfc_dp_rxq *dp_rxq)
 634 {
 635         struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(dp_rxq);
 636
 637         rte_free(rxq->sw_ring);
 638         rte_free(rxq);
 639 }
 640
 641 static sfc_dp_rx_qstart_t sfc_ef10_rx_qstart;
 642 static int
 643 sfc_ef10_rx_qstart(struct sfc_dp_rxq *dp_rxq, unsigned int evq_read_ptr)
 644 {
 645         struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(dp_rxq);
 646
 647         rxq->prepared = 0;
 648         rxq->completed = rxq->added = 0;
 649
 650         sfc_ef10_rx_qrefill(rxq);
 651
 652         rxq->evq_read_ptr = evq_read_ptr;
 653
 654         rxq->flags |= SFC_EF10_RXQ_STARTED;
 655         rxq->flags &= ~(SFC_EF10_RXQ_NOT_RUNNING | SFC_EF10_RXQ_EXCEPTION);
 656
 657         return 0;
 658 }
 659
 660 static sfc_dp_rx_qstop_t sfc_ef10_rx_qstop;
 661 static void
 662 sfc_ef10_rx_qstop(struct sfc_dp_rxq *dp_rxq, unsigned int *evq_read_ptr)
 663 {
 664         struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(dp_rxq);
 665
 666         rxq->flags |= SFC_EF10_RXQ_NOT_RUNNING;
 667
 668         *evq_read_ptr = rxq->evq_read_ptr;
 669 }
 670
 671 static sfc_dp_rx_qrx_ev_t sfc_ef10_rx_qrx_ev;
 672 static bool
 673 sfc_ef10_rx_qrx_ev(struct sfc_dp_rxq *dp_rxq, __rte_unused unsigned int id)
 674 {
 675         __rte_unused struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(dp_rxq);
 676
 677         SFC_ASSERT(rxq->flags & SFC_EF10_RXQ_NOT_RUNNING);
 678
 679         /*
 680          * It is safe to ignore Rx event since we free all mbufs on
 681          * queue purge anyway.
 682          */
 683
 684         return false;
 685 }
 686
 687 static sfc_dp_rx_qpurge_t sfc_ef10_rx_qpurge;
 688 static void
 689 sfc_ef10_rx_qpurge(struct sfc_dp_rxq *dp_rxq)
 690 {
 691         struct sfc_ef10_rxq *rxq = sfc_ef10_rxq_by_dp_rxq(dp_rxq);
 692         unsigned int i;
 693         struct sfc_ef10_rx_sw_desc *rxd;
 694
 695         for (i = rxq->completed; i != rxq->added; ++i) {
 696                 rxd = &rxq->sw_ring[i & rxq->ptr_mask];
 697                 rte_mempool_put(rxq->refill_mb_pool, rxd->mbuf);
 698                 rxd->mbuf = NULL;
 699         }
 700
 701         rxq->flags &= ~SFC_EF10_RXQ_STARTED;
 702 }
 703
 704 struct sfc_dp_rx sfc_ef10_rx = {
 705         .dp = {
 706                 .name           = SFC_KVARG_DATAPATH_EF10,
 707                 .type           = SFC_DP_RX,
 708                 .hw_fw_caps     = SFC_DP_HW_FW_CAP_EF10,
 709         },
 710         .features               = SFC_DP_RX_FEAT_MULTI_PROCESS,
 711         .qcreate                = sfc_ef10_rx_qcreate,
 712         .qdestroy               = sfc_ef10_rx_qdestroy,
 713         .qstart                 = sfc_ef10_rx_qstart,
 714         .qstop                  = sfc_ef10_rx_qstop,
 715         .qrx_ev                 = sfc_ef10_rx_qrx_ev,
 716         .qpurge                 = sfc_ef10_rx_qpurge,
 717         .supported_ptypes_get   = sfc_ef10_supported_ptypes_get,
 718         .qdesc_npending         = sfc_ef10_rx_qdesc_npending,
 719         .qdesc_status           = sfc_ef10_rx_qdesc_status,
 720         .pkt_burst              = sfc_ef10_recv_pkts,
 721 };