drivers/net/sfc/sfc_tx.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2016-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  *
   6  * This software was jointly developed between OKTET Labs (under contract
   7  * for Solarflare) and Solarflare Communications, Inc.
   8  */
   9
  10 #include "sfc.h"
  11 #include "sfc_debug.h"
  12 #include "sfc_log.h"
  13 #include "sfc_ev.h"
  14 #include "sfc_tx.h"
  15 #include "sfc_tweak.h"
  16 #include "sfc_kvargs.h"
  17
  18 /*
  19  * Maximum number of TX queue flush attempts in case of
  20  * failure or flush timeout
  21  */
  22 #define SFC_TX_QFLUSH_ATTEMPTS          (3)
  23
  24 /*
  25  * Time to wait between event queue polling attempts when waiting for TX
  26  * queue flush done or flush failed events
  27  */
  28 #define SFC_TX_QFLUSH_POLL_WAIT_MS      (1)
  29
  30 /*
  31  * Maximum number of event queue polling attempts when waiting for TX queue
  32  * flush done or flush failed events; it defines TX queue flush attempt timeout
  33  * together with SFC_TX_QFLUSH_POLL_WAIT_MS
  34  */
  35 #define SFC_TX_QFLUSH_POLL_ATTEMPTS     (2000)
  36
  37 uint64_t
  38 sfc_tx_get_dev_offload_caps(struct sfc_adapter *sa)
  39 {
  40         const efx_nic_cfg_t *encp = efx_nic_cfg_get(sa->nic);
  41         uint64_t caps = 0;
  42
  43         if ((sa->dp_tx->features & SFC_DP_TX_FEAT_VLAN_INSERT) &&
  44             encp->enc_hw_tx_insert_vlan_enabled)
  45                 caps |= DEV_TX_OFFLOAD_VLAN_INSERT;
  46
  47         if (sa->dp_tx->features & SFC_DP_TX_FEAT_MULTI_SEG)
  48                 caps |= DEV_TX_OFFLOAD_MULTI_SEGS;
  49
  50         if ((~sa->dp_tx->features & SFC_DP_TX_FEAT_MULTI_POOL) &&
  51             (~sa->dp_tx->features & SFC_DP_TX_FEAT_REFCNT))
  52                 caps |= DEV_TX_OFFLOAD_MBUF_FAST_FREE;
  53
  54         return caps;
  55 }
  56
  57 uint64_t
  58 sfc_tx_get_queue_offload_caps(struct sfc_adapter *sa)
  59 {
  60         const efx_nic_cfg_t *encp = efx_nic_cfg_get(sa->nic);
  61         uint64_t caps = 0;
  62
  63         caps |= DEV_TX_OFFLOAD_IPV4_CKSUM;
  64         caps |= DEV_TX_OFFLOAD_UDP_CKSUM;
  65         caps |= DEV_TX_OFFLOAD_TCP_CKSUM;
  66
  67         if (encp->enc_tunnel_encapsulations_supported)
  68                 caps |= DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM;
  69
  70         if (sa->tso)
  71                 caps |= DEV_TX_OFFLOAD_TCP_TSO;
  72
  73         return caps;
  74 }
  75
  76 static int
  77 sfc_tx_qcheck_conf(struct sfc_adapter *sa, unsigned int txq_max_fill_level,
  78                    const struct rte_eth_txconf *tx_conf,
  79                    uint64_t offloads)
  80 {
  81         int rc = 0;
  82
  83         if (tx_conf->tx_rs_thresh != 0) {
  84                 sfc_err(sa, "RS bit in transmit descriptor is not supported");
  85                 rc = EINVAL;
  86         }
  87
  88         if (tx_conf->tx_free_thresh > txq_max_fill_level) {
  89                 sfc_err(sa,
  90                         "TxQ free threshold too large: %u vs maximum %u",
  91                         tx_conf->tx_free_thresh, txq_max_fill_level);
  92                 rc = EINVAL;
  93         }
  94
  95         if (tx_conf->tx_thresh.pthresh != 0 ||
  96             tx_conf->tx_thresh.hthresh != 0 ||
  97             tx_conf->tx_thresh.wthresh != 0) {
  98                 sfc_warn(sa,
  99                         "prefetch/host/writeback thresholds are not supported");
 100         }
 101
 102         /* We either perform both TCP and UDP offload, or no offload at all */
 103         if (((offloads & DEV_TX_OFFLOAD_TCP_CKSUM) == 0) !=
 104             ((offloads & DEV_TX_OFFLOAD_UDP_CKSUM) == 0)) {
 105                 sfc_err(sa, "TCP and UDP offloads can't be set independently");
 106                 rc = EINVAL;
 107         }
 108
 109         return rc;
 110 }
 111
 112 void
 113 sfc_tx_qflush_done(struct sfc_txq *txq)
 114 {
 115         txq->state |= SFC_TXQ_FLUSHED;
 116         txq->state &= ~SFC_TXQ_FLUSHING;
 117 }
 118
 119 int
 120 sfc_tx_qinit(struct sfc_adapter *sa, unsigned int sw_index,
 121              uint16_t nb_tx_desc, unsigned int socket_id,
 122              const struct rte_eth_txconf *tx_conf)
 123 {
 124         const efx_nic_cfg_t *encp = efx_nic_cfg_get(sa->nic);
 125         unsigned int txq_entries;
 126         unsigned int evq_entries;
 127         unsigned int txq_max_fill_level;
 128         struct sfc_txq_info *txq_info;
 129         struct sfc_evq *evq;
 130         struct sfc_txq *txq;
 131         int rc = 0;
 132         struct sfc_dp_tx_qcreate_info info;
 133         uint64_t offloads;
 134
 135         sfc_log_init(sa, "TxQ = %u", sw_index);
 136
 137         rc = sa->dp_tx->qsize_up_rings(nb_tx_desc, &txq_entries, &evq_entries,
 138                                        &txq_max_fill_level);
 139         if (rc != 0)
 140                 goto fail_size_up_rings;
 141         SFC_ASSERT(txq_entries >= EFX_TXQ_MINNDESCS);
 142         SFC_ASSERT(txq_entries <= sa->txq_max_entries);
 143         SFC_ASSERT(txq_entries >= nb_tx_desc);
 144         SFC_ASSERT(txq_max_fill_level <= nb_tx_desc);
 145
 146         offloads = tx_conf->offloads |
 147                 sa->eth_dev->data->dev_conf.txmode.offloads;
 148         rc = sfc_tx_qcheck_conf(sa, txq_max_fill_level, tx_conf, offloads);
 149         if (rc != 0)
 150                 goto fail_bad_conf;
 151
 152         SFC_ASSERT(sw_index < sa->txq_count);
 153         txq_info = &sa->txq_info[sw_index];
 154
 155         txq_info->entries = txq_entries;
 156
 157         rc = sfc_ev_qinit(sa, SFC_EVQ_TYPE_TX, sw_index,
 158                           evq_entries, socket_id, &evq);
 159         if (rc != 0)
 160                 goto fail_ev_qinit;
 161
 162         rc = ENOMEM;
 163         txq = rte_zmalloc_socket("sfc-txq", sizeof(*txq), 0, socket_id);
 164         if (txq == NULL)
 165                 goto fail_txq_alloc;
 166
 167         txq_info->txq = txq;
 168
 169         txq->hw_index = sw_index;
 170         txq->evq = evq;
 171         txq->free_thresh =
 172                 (tx_conf->tx_free_thresh) ? tx_conf->tx_free_thresh :
 173                 SFC_TX_DEFAULT_FREE_THRESH;
 174         txq->offloads = offloads;
 175
 176         rc = sfc_dma_alloc(sa, "txq", sw_index, EFX_TXQ_SIZE(txq_info->entries),
 177                            socket_id, &txq->mem);
 178         if (rc != 0)
 179                 goto fail_dma_alloc;
 180
 181         memset(&info, 0, sizeof(info));
 182         info.max_fill_level = txq_max_fill_level;
 183         info.free_thresh = txq->free_thresh;
 184         info.offloads = offloads;
 185         info.txq_entries = txq_info->entries;
 186         info.dma_desc_size_max = encp->enc_tx_dma_desc_size_max;
 187         info.txq_hw_ring = txq->mem.esm_base;
 188         info.evq_entries = evq_entries;
 189         info.evq_hw_ring = evq->mem.esm_base;
 190         info.hw_index = txq->hw_index;
 191         info.mem_bar = sa->mem_bar.esb_base;
 192         info.vi_window_shift = encp->enc_vi_window_shift;
 193
 194         rc = sa->dp_tx->qcreate(sa->eth_dev->data->port_id, sw_index,
 195                                 &RTE_ETH_DEV_TO_PCI(sa->eth_dev)->addr,
 196                                 socket_id, &info, &txq->dp);
 197         if (rc != 0)
 198                 goto fail_dp_tx_qinit;
 199
 200         evq->dp_txq = txq->dp;
 201
 202         txq->state = SFC_TXQ_INITIALIZED;
 203
 204         txq_info->deferred_start = (tx_conf->tx_deferred_start != 0);
 205
 206         return 0;
 207
 208 fail_dp_tx_qinit:
 209         sfc_dma_free(sa, &txq->mem);
 210
 211 fail_dma_alloc:
 212         txq_info->txq = NULL;
 213         rte_free(txq);
 214
 215 fail_txq_alloc:
 216         sfc_ev_qfini(evq);
 217
 218 fail_ev_qinit:
 219         txq_info->entries = 0;
 220
 221 fail_bad_conf:
 222 fail_size_up_rings:
 223         sfc_log_init(sa, "failed (TxQ = %u, rc = %d)", sw_index, rc);
 224         return rc;
 225 }
 226
 227 void
 228 sfc_tx_qfini(struct sfc_adapter *sa, unsigned int sw_index)
 229 {
 230         struct sfc_txq_info *txq_info;
 231         struct sfc_txq *txq;
 232
 233         sfc_log_init(sa, "TxQ = %u", sw_index);
 234
 235         SFC_ASSERT(sw_index < sa->txq_count);
 236         txq_info = &sa->txq_info[sw_index];
 237
 238         txq = txq_info->txq;
 239         SFC_ASSERT(txq != NULL);
 240         SFC_ASSERT(txq->state == SFC_TXQ_INITIALIZED);
 241
 242         sa->dp_tx->qdestroy(txq->dp);
 243         txq->dp = NULL;
 244
 245         txq_info->txq = NULL;
 246         txq_info->entries = 0;
 247
 248         sfc_dma_free(sa, &txq->mem);
 249
 250         sfc_ev_qfini(txq->evq);
 251         txq->evq = NULL;
 252
 253         rte_free(txq);
 254 }
 255
 256 static int
 257 sfc_tx_qinit_info(struct sfc_adapter *sa, unsigned int sw_index)
 258 {
 259         sfc_log_init(sa, "TxQ = %u", sw_index);
 260
 261         return 0;
 262 }
 263
 264 static int
 265 sfc_tx_check_mode(struct sfc_adapter *sa, const struct rte_eth_txmode *txmode)
 266 {
 267         int rc = 0;
 268
 269         switch (txmode->mq_mode) {
 270         case ETH_MQ_TX_NONE:
 271                 break;
 272         default:
 273                 sfc_err(sa, "Tx multi-queue mode %u not supported",
 274                         txmode->mq_mode);
 275                 rc = EINVAL;
 276         }
 277
 278         /*
 279          * These features are claimed to be i40e-specific,
 280          * but it does make sense to double-check their absence
 281          */
 282         if (txmode->hw_vlan_reject_tagged) {
 283                 sfc_err(sa, "Rejecting tagged packets not supported");
 284                 rc = EINVAL;
 285         }
 286
 287         if (txmode->hw_vlan_reject_untagged) {
 288                 sfc_err(sa, "Rejecting untagged packets not supported");
 289                 rc = EINVAL;
 290         }
 291
 292         if (txmode->hw_vlan_insert_pvid) {
 293                 sfc_err(sa, "Port-based VLAN insertion not supported");
 294                 rc = EINVAL;
 295         }
 296
 297         return rc;
 298 }
 299
 300 /**
 301  * Destroy excess queues that are no longer needed after reconfiguration
 302  * or complete close.
 303  */
 304 static void
 305 sfc_tx_fini_queues(struct sfc_adapter *sa, unsigned int nb_tx_queues)
 306 {
 307         int sw_index;
 308
 309         SFC_ASSERT(nb_tx_queues <= sa->txq_count);
 310
 311         sw_index = sa->txq_count;
 312         while (--sw_index >= (int)nb_tx_queues) {
 313                 if (sa->txq_info[sw_index].txq != NULL)
 314                         sfc_tx_qfini(sa, sw_index);
 315         }
 316
 317         sa->txq_count = nb_tx_queues;
 318 }
 319
 320 int
 321 sfc_tx_configure(struct sfc_adapter *sa)
 322 {
 323         const efx_nic_cfg_t *encp = efx_nic_cfg_get(sa->nic);
 324         const struct rte_eth_conf *dev_conf = &sa->eth_dev->data->dev_conf;
 325         const unsigned int nb_tx_queues = sa->eth_dev->data->nb_tx_queues;
 326         int rc = 0;
 327
 328         sfc_log_init(sa, "nb_tx_queues=%u (old %u)",
 329                      nb_tx_queues, sa->txq_count);
 330
 331         /*
 332          * The datapath implementation assumes absence of boundary
 333          * limits on Tx DMA descriptors. Addition of these checks on
 334          * datapath would simply make the datapath slower.
 335          */
 336         if (encp->enc_tx_dma_desc_boundary != 0) {
 337                 rc = ENOTSUP;
 338                 goto fail_tx_dma_desc_boundary;
 339         }
 340
 341         rc = sfc_tx_check_mode(sa, &dev_conf->txmode);
 342         if (rc != 0)
 343                 goto fail_check_mode;
 344
 345         if (nb_tx_queues == sa->txq_count)
 346                 goto done;
 347
 348         if (sa->txq_info == NULL) {
 349                 sa->txq_info = rte_calloc_socket("sfc-txqs", nb_tx_queues,
 350                                                  sizeof(sa->txq_info[0]), 0,
 351                                                  sa->socket_id);
 352                 if (sa->txq_info == NULL)
 353                         goto fail_txqs_alloc;
 354         } else {
 355                 struct sfc_txq_info *new_txq_info;
 356
 357                 if (nb_tx_queues < sa->txq_count)
 358                         sfc_tx_fini_queues(sa, nb_tx_queues);
 359
 360                 new_txq_info =
 361                         rte_realloc(sa->txq_info,
 362                                     nb_tx_queues * sizeof(sa->txq_info[0]), 0);
 363                 if (new_txq_info == NULL && nb_tx_queues > 0)
 364                         goto fail_txqs_realloc;
 365
 366                 sa->txq_info = new_txq_info;
 367                 if (nb_tx_queues > sa->txq_count)
 368                         memset(&sa->txq_info[sa->txq_count], 0,
 369                                (nb_tx_queues - sa->txq_count) *
 370                                sizeof(sa->txq_info[0]));
 371         }
 372
 373         while (sa->txq_count < nb_tx_queues) {
 374                 rc = sfc_tx_qinit_info(sa, sa->txq_count);
 375                 if (rc != 0)
 376                         goto fail_tx_qinit_info;
 377
 378                 sa->txq_count++;
 379         }
 380
 381 done:
 382         return 0;
 383
 384 fail_tx_qinit_info:
 385 fail_txqs_realloc:
 386 fail_txqs_alloc:
 387         sfc_tx_close(sa);
 388
 389 fail_check_mode:
 390 fail_tx_dma_desc_boundary:
 391         sfc_log_init(sa, "failed (rc = %d)", rc);
 392         return rc;
 393 }
 394
 395 void
 396 sfc_tx_close(struct sfc_adapter *sa)
 397 {
 398         sfc_tx_fini_queues(sa, 0);
 399
 400         rte_free(sa->txq_info);
 401         sa->txq_info = NULL;
 402 }
 403
 404 int
 405 sfc_tx_qstart(struct sfc_adapter *sa, unsigned int sw_index)
 406 {
 407         uint64_t offloads_supported = sfc_tx_get_dev_offload_caps(sa) |
 408                                       sfc_tx_get_queue_offload_caps(sa);
 409         struct rte_eth_dev_data *dev_data;
 410         struct sfc_txq_info *txq_info;
 411         struct sfc_txq *txq;
 412         struct sfc_evq *evq;
 413         uint16_t flags = 0;
 414         unsigned int desc_index;
 415         int rc = 0;
 416
 417         sfc_log_init(sa, "TxQ = %u", sw_index);
 418
 419         SFC_ASSERT(sw_index < sa->txq_count);
 420         txq_info = &sa->txq_info[sw_index];
 421
 422         txq = txq_info->txq;
 423
 424         SFC_ASSERT(txq->state == SFC_TXQ_INITIALIZED);
 425
 426         evq = txq->evq;
 427
 428         rc = sfc_ev_qstart(evq, sfc_evq_index_by_txq_sw_index(sa, sw_index));
 429         if (rc != 0)
 430                 goto fail_ev_qstart;
 431
 432         if (txq->offloads & DEV_TX_OFFLOAD_IPV4_CKSUM)
 433                 flags |= EFX_TXQ_CKSUM_IPV4;
 434
 435         if (txq->offloads & DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM)
 436                 flags |= EFX_TXQ_CKSUM_INNER_IPV4;
 437
 438         if ((txq->offloads & DEV_TX_OFFLOAD_TCP_CKSUM) ||
 439             (txq->offloads & DEV_TX_OFFLOAD_UDP_CKSUM)) {
 440                 flags |= EFX_TXQ_CKSUM_TCPUDP;
 441
 442                 if (offloads_supported & DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM)
 443                         flags |= EFX_TXQ_CKSUM_INNER_TCPUDP;
 444         }
 445
 446         if (txq->offloads & DEV_TX_OFFLOAD_TCP_TSO)
 447                 flags |= EFX_TXQ_FATSOV2;
 448
 449         rc = efx_tx_qcreate(sa->nic, sw_index, 0, &txq->mem,
 450                             txq_info->entries, 0 /* not used on EF10 */,
 451                             flags, evq->common,
 452                             &txq->common, &desc_index);
 453         if (rc != 0) {
 454                 if (sa->tso && (rc == ENOSPC))
 455                         sfc_err(sa, "ran out of TSO contexts");
 456
 457                 goto fail_tx_qcreate;
 458         }
 459
 460         efx_tx_qenable(txq->common);
 461
 462         txq->state |= SFC_TXQ_STARTED;
 463
 464         rc = sa->dp_tx->qstart(txq->dp, evq->read_ptr, desc_index);
 465         if (rc != 0)
 466                 goto fail_dp_qstart;
 467
 468         /*
 469          * It seems to be used by DPDK for debug purposes only ('rte_ether')
 470          */
 471         dev_data = sa->eth_dev->data;
 472         dev_data->tx_queue_state[sw_index] = RTE_ETH_QUEUE_STATE_STARTED;
 473
 474         return 0;
 475
 476 fail_dp_qstart:
 477         txq->state = SFC_TXQ_INITIALIZED;
 478         efx_tx_qdestroy(txq->common);
 479
 480 fail_tx_qcreate:
 481         sfc_ev_qstop(evq);
 482
 483 fail_ev_qstart:
 484         return rc;
 485 }
 486
 487 void
 488 sfc_tx_qstop(struct sfc_adapter *sa, unsigned int sw_index)
 489 {
 490         struct rte_eth_dev_data *dev_data;
 491         struct sfc_txq_info *txq_info;
 492         struct sfc_txq *txq;
 493         unsigned int retry_count;
 494         unsigned int wait_count;
 495         int rc;
 496
 497         sfc_log_init(sa, "TxQ = %u", sw_index);
 498
 499         SFC_ASSERT(sw_index < sa->txq_count);
 500         txq_info = &sa->txq_info[sw_index];
 501
 502         txq = txq_info->txq;
 503
 504         if (txq->state == SFC_TXQ_INITIALIZED)
 505                 return;
 506
 507         SFC_ASSERT(txq->state & SFC_TXQ_STARTED);
 508
 509         sa->dp_tx->qstop(txq->dp, &txq->evq->read_ptr);
 510
 511         /*
 512          * Retry TX queue flushing in case of flush failed or
 513          * timeout; in the worst case it can delay for 6 seconds
 514          */
 515         for (retry_count = 0;
 516              ((txq->state & SFC_TXQ_FLUSHED) == 0) &&
 517              (retry_count < SFC_TX_QFLUSH_ATTEMPTS);
 518              ++retry_count) {
 519                 rc = efx_tx_qflush(txq->common);
 520                 if (rc != 0) {
 521                         txq->state |= (rc == EALREADY) ?
 522                                 SFC_TXQ_FLUSHED : SFC_TXQ_FLUSH_FAILED;
 523                         break;
 524                 }
 525
 526                 /*
 527                  * Wait for TX queue flush done or flush failed event at least
 528                  * SFC_TX_QFLUSH_POLL_WAIT_MS milliseconds and not more
 529                  * than 2 seconds (SFC_TX_QFLUSH_POLL_WAIT_MS multiplied
 530                  * by SFC_TX_QFLUSH_POLL_ATTEMPTS)
 531                  */
 532                 wait_count = 0;
 533                 do {
 534                         rte_delay_ms(SFC_TX_QFLUSH_POLL_WAIT_MS);
 535                         sfc_ev_qpoll(txq->evq);
 536                 } while ((txq->state & SFC_TXQ_FLUSHING) &&
 537                          wait_count++ < SFC_TX_QFLUSH_POLL_ATTEMPTS);
 538
 539                 if (txq->state & SFC_TXQ_FLUSHING)
 540                         sfc_err(sa, "TxQ %u flush timed out", sw_index);
 541
 542                 if (txq->state & SFC_TXQ_FLUSHED)
 543                         sfc_notice(sa, "TxQ %u flushed", sw_index);
 544         }
 545
 546         sa->dp_tx->qreap(txq->dp);
 547
 548         txq->state = SFC_TXQ_INITIALIZED;
 549
 550         efx_tx_qdestroy(txq->common);
 551
 552         sfc_ev_qstop(txq->evq);
 553
 554         /*
 555          * It seems to be used by DPDK for debug purposes only ('rte_ether')
 556          */
 557         dev_data = sa->eth_dev->data;
 558         dev_data->tx_queue_state[sw_index] = RTE_ETH_QUEUE_STATE_STOPPED;
 559 }
 560
 561 int
 562 sfc_tx_start(struct sfc_adapter *sa)
 563 {
 564         unsigned int sw_index;
 565         int rc = 0;
 566
 567         sfc_log_init(sa, "txq_count = %u", sa->txq_count);
 568
 569         if (sa->tso) {
 570                 if (!efx_nic_cfg_get(sa->nic)->enc_fw_assisted_tso_v2_enabled) {
 571                         sfc_warn(sa, "TSO support was unable to be restored");
 572                         sa->tso = B_FALSE;
 573                 }
 574         }
 575
 576         rc = efx_tx_init(sa->nic);
 577         if (rc != 0)
 578                 goto fail_efx_tx_init;
 579
 580         for (sw_index = 0; sw_index < sa->txq_count; ++sw_index) {
 581                 if (!(sa->txq_info[sw_index].deferred_start) ||
 582                     sa->txq_info[sw_index].deferred_started) {
 583                         rc = sfc_tx_qstart(sa, sw_index);
 584                         if (rc != 0)
 585                                 goto fail_tx_qstart;
 586                 }
 587         }
 588
 589         return 0;
 590
 591 fail_tx_qstart:
 592         while (sw_index-- > 0)
 593                 sfc_tx_qstop(sa, sw_index);
 594
 595         efx_tx_fini(sa->nic);
 596
 597 fail_efx_tx_init:
 598         sfc_log_init(sa, "failed (rc = %d)", rc);
 599         return rc;
 600 }
 601
 602 void
 603 sfc_tx_stop(struct sfc_adapter *sa)
 604 {
 605         unsigned int sw_index;
 606
 607         sfc_log_init(sa, "txq_count = %u", sa->txq_count);
 608
 609         sw_index = sa->txq_count;
 610         while (sw_index-- > 0) {
 611                 if (sa->txq_info[sw_index].txq != NULL)
 612                         sfc_tx_qstop(sa, sw_index);
 613         }
 614
 615         efx_tx_fini(sa->nic);
 616 }
 617
 618 static void
 619 sfc_efx_tx_reap(struct sfc_efx_txq *txq)
 620 {
 621         unsigned int completed;
 622
 623         sfc_ev_qpoll(txq->evq);
 624
 625         for (completed = txq->completed;
 626              completed != txq->pending; completed++) {
 627                 struct sfc_efx_tx_sw_desc *txd;
 628
 629                 txd = &txq->sw_ring[completed & txq->ptr_mask];
 630
 631                 if (txd->mbuf != NULL) {
 632                         rte_pktmbuf_free(txd->mbuf);
 633                         txd->mbuf = NULL;
 634                 }
 635         }
 636
 637         txq->completed = completed;
 638 }
 639
 640 /*
 641  * The function is used to insert or update VLAN tag;
 642  * the firmware has state of the firmware tag to insert per TxQ
 643  * (controlled by option descriptors), hence, if the tag of the
 644  * packet to be sent is different from one remembered by the firmware,
 645  * the function will update it
 646  */
 647 static unsigned int
 648 sfc_efx_tx_maybe_insert_tag(struct sfc_efx_txq *txq, struct rte_mbuf *m,
 649                             efx_desc_t **pend)
 650 {
 651         uint16_t this_tag = ((m->ol_flags & PKT_TX_VLAN_PKT) ?
 652                              m->vlan_tci : 0);
 653
 654         if (this_tag == txq->hw_vlan_tci)
 655                 return 0;
 656
 657         /*
 658          * The expression inside SFC_ASSERT() is not desired to be checked in
 659          * a non-debug build because it might be too expensive on the data path
 660          */
 661         SFC_ASSERT(efx_nic_cfg_get(txq->evq->sa->nic)->enc_hw_tx_insert_vlan_enabled);
 662
 663         efx_tx_qdesc_vlantci_create(txq->common, rte_cpu_to_be_16(this_tag),
 664                                     *pend);
 665         (*pend)++;
 666         txq->hw_vlan_tci = this_tag;
 667
 668         return 1;
 669 }
 670
 671 static uint16_t
 672 sfc_efx_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
 673 {
 674         struct sfc_dp_txq *dp_txq = (struct sfc_dp_txq *)tx_queue;
 675         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
 676         unsigned int added = txq->added;
 677         unsigned int pushed = added;
 678         unsigned int pkts_sent = 0;
 679         efx_desc_t *pend = &txq->pend_desc[0];
 680         const unsigned int hard_max_fill = txq->max_fill_level;
 681         const unsigned int soft_max_fill = hard_max_fill - txq->free_thresh;
 682         unsigned int fill_level = added - txq->completed;
 683         boolean_t reap_done;
 684         int rc __rte_unused;
 685         struct rte_mbuf **pktp;
 686
 687         if (unlikely((txq->flags & SFC_EFX_TXQ_FLAG_RUNNING) == 0))
 688                 goto done;
 689
 690         /*
 691          * If insufficient space for a single packet is present,
 692          * we should reap; otherwise, we shouldn't do that all the time
 693          * to avoid latency increase
 694          */
 695         reap_done = (fill_level > soft_max_fill);
 696
 697         if (reap_done) {
 698                 sfc_efx_tx_reap(txq);
 699                 /*
 700                  * Recalculate fill level since 'txq->completed'
 701                  * might have changed on reap
 702                  */
 703                 fill_level = added - txq->completed;
 704         }
 705
 706         for (pkts_sent = 0, pktp = &tx_pkts[0];
 707              (pkts_sent < nb_pkts) && (fill_level <= soft_max_fill);
 708              pkts_sent++, pktp++) {
 709                 struct rte_mbuf         *m_seg = *pktp;
 710                 size_t                  pkt_len = m_seg->pkt_len;
 711                 unsigned int            pkt_descs = 0;
 712                 size_t                  in_off = 0;
 713
 714                 /*
 715                  * Here VLAN TCI is expected to be zero in case if no
 716                  * DEV_TX_OFFLOAD_VLAN_INSERT capability is advertised;
 717                  * if the calling app ignores the absence of
 718                  * DEV_TX_OFFLOAD_VLAN_INSERT and pushes VLAN TCI, then
 719                  * TX_ERROR will occur
 720                  */
 721                 pkt_descs += sfc_efx_tx_maybe_insert_tag(txq, m_seg, &pend);
 722
 723                 if (m_seg->ol_flags & PKT_TX_TCP_SEG) {
 724                         /*
 725                          * We expect correct 'pkt->l[2, 3, 4]_len' values
 726                          * to be set correctly by the caller
 727                          */
 728                         if (sfc_efx_tso_do(txq, added, &m_seg, &in_off, &pend,
 729                                            &pkt_descs, &pkt_len) != 0) {
 730                                 /* We may have reached this place for
 731                                  * one of the following reasons:
 732                                  *
 733                                  * 1) Packet header length is greater
 734                                  *    than SFC_TSOH_STD_LEN
 735                                  * 2) TCP header starts at more then
 736                                  *    208 bytes into the frame
 737                                  *
 738                                  * We will deceive RTE saying that we have sent
 739                                  * the packet, but we will actually drop it.
 740                                  * Hence, we should revert 'pend' to the
 741                                  * previous state (in case we have added
 742                                  * VLAN descriptor) and start processing
 743                                  * another one packet. But the original
 744                                  * mbuf shouldn't be orphaned
 745                                  */
 746                                 pend -= pkt_descs;
 747
 748                                 rte_pktmbuf_free(*pktp);
 749
 750                                 continue;
 751                         }
 752
 753                         /*
 754                          * We've only added 2 FATSOv2 option descriptors
 755                          * and 1 descriptor for the linearized packet header.
 756                          * The outstanding work will be done in the same manner
 757                          * as for the usual non-TSO path
 758                          */
 759                 }
 760
 761                 for (; m_seg != NULL; m_seg = m_seg->next) {
 762                         efsys_dma_addr_t        next_frag;
 763                         size_t                  seg_len;
 764
 765                         seg_len = m_seg->data_len;
 766                         next_frag = rte_mbuf_data_iova(m_seg);
 767
 768                         /*
 769                          * If we've started TSO transaction few steps earlier,
 770                          * we'll skip packet header using an offset in the
 771                          * current segment (which has been set to the
 772                          * first one containing payload)
 773                          */
 774                         seg_len -= in_off;
 775                         next_frag += in_off;
 776                         in_off = 0;
 777
 778                         do {
 779                                 efsys_dma_addr_t        frag_addr = next_frag;
 780                                 size_t                  frag_len;
 781
 782                                 /*
 783                                  * It is assumed here that there is no
 784                                  * limitation on address boundary
 785                                  * crossing by DMA descriptor.
 786                                  */
 787                                 frag_len = MIN(seg_len, txq->dma_desc_size_max);
 788                                 next_frag += frag_len;
 789                                 seg_len -= frag_len;
 790                                 pkt_len -= frag_len;
 791
 792                                 efx_tx_qdesc_dma_create(txq->common,
 793                                                         frag_addr, frag_len,
 794                                                         (pkt_len == 0),
 795                                                         pend++);
 796
 797                                 pkt_descs++;
 798                         } while (seg_len != 0);
 799                 }
 800
 801                 added += pkt_descs;
 802
 803                 fill_level += pkt_descs;
 804                 if (unlikely(fill_level > hard_max_fill)) {
 805                         /*
 806                          * Our estimation for maximum number of descriptors
 807                          * required to send a packet seems to be wrong.
 808                          * Try to reap (if we haven't yet).
 809                          */
 810                         if (!reap_done) {
 811                                 sfc_efx_tx_reap(txq);
 812                                 reap_done = B_TRUE;
 813                                 fill_level = added - txq->completed;
 814                                 if (fill_level > hard_max_fill) {
 815                                         pend -= pkt_descs;
 816                                         break;
 817                                 }
 818                         } else {
 819                                 pend -= pkt_descs;
 820                                 break;
 821                         }
 822                 }
 823
 824                 /* Assign mbuf to the last used desc */
 825                 txq->sw_ring[(added - 1) & txq->ptr_mask].mbuf = *pktp;
 826         }
 827
 828         if (likely(pkts_sent > 0)) {
 829                 rc = efx_tx_qdesc_post(txq->common, txq->pend_desc,
 830                                        pend - &txq->pend_desc[0],
 831                                        txq->completed, &txq->added);
 832                 SFC_ASSERT(rc == 0);
 833
 834                 if (likely(pushed != txq->added))
 835                         efx_tx_qpush(txq->common, txq->added, pushed);
 836         }
 837
 838 #if SFC_TX_XMIT_PKTS_REAP_AT_LEAST_ONCE
 839         if (!reap_done)
 840                 sfc_efx_tx_reap(txq);
 841 #endif
 842
 843 done:
 844         return pkts_sent;
 845 }
 846
 847 struct sfc_txq *
 848 sfc_txq_by_dp_txq(const struct sfc_dp_txq *dp_txq)
 849 {
 850         const struct sfc_dp_queue *dpq = &dp_txq->dpq;
 851         struct rte_eth_dev *eth_dev;
 852         struct sfc_adapter *sa;
 853         struct sfc_txq *txq;
 854
 855         SFC_ASSERT(rte_eth_dev_is_valid_port(dpq->port_id));
 856         eth_dev = &rte_eth_devices[dpq->port_id];
 857
 858         sa = eth_dev->data->dev_private;
 859
 860         SFC_ASSERT(dpq->queue_id < sa->txq_count);
 861         txq = sa->txq_info[dpq->queue_id].txq;
 862
 863         SFC_ASSERT(txq != NULL);
 864         return txq;
 865 }
 866
 867 static sfc_dp_tx_qsize_up_rings_t sfc_efx_tx_qsize_up_rings;
 868 static int
 869 sfc_efx_tx_qsize_up_rings(uint16_t nb_tx_desc,
 870                           unsigned int *txq_entries,
 871                           unsigned int *evq_entries,
 872                           unsigned int *txq_max_fill_level)
 873 {
 874         *txq_entries = nb_tx_desc;
 875         *evq_entries = nb_tx_desc;
 876         *txq_max_fill_level = EFX_TXQ_LIMIT(*txq_entries);
 877         return 0;
 878 }
 879
 880 static sfc_dp_tx_qcreate_t sfc_efx_tx_qcreate;
 881 static int
 882 sfc_efx_tx_qcreate(uint16_t port_id, uint16_t queue_id,
 883                    const struct rte_pci_addr *pci_addr,
 884                    int socket_id,
 885                    const struct sfc_dp_tx_qcreate_info *info,
 886                    struct sfc_dp_txq **dp_txqp)
 887 {
 888         struct sfc_efx_txq *txq;
 889         struct sfc_txq *ctrl_txq;
 890         int rc;
 891
 892         rc = ENOMEM;
 893         txq = rte_zmalloc_socket("sfc-efx-txq", sizeof(*txq),
 894                                  RTE_CACHE_LINE_SIZE, socket_id);
 895         if (txq == NULL)
 896                 goto fail_txq_alloc;
 897
 898         sfc_dp_queue_init(&txq->dp.dpq, port_id, queue_id, pci_addr);
 899
 900         rc = ENOMEM;
 901         txq->pend_desc = rte_calloc_socket("sfc-efx-txq-pend-desc",
 902                                            EFX_TXQ_LIMIT(info->txq_entries),
 903                                            sizeof(*txq->pend_desc), 0,
 904                                            socket_id);
 905         if (txq->pend_desc == NULL)
 906                 goto fail_pend_desc_alloc;
 907
 908         rc = ENOMEM;
 909         txq->sw_ring = rte_calloc_socket("sfc-efx-txq-sw_ring",
 910                                          info->txq_entries,
 911                                          sizeof(*txq->sw_ring),
 912                                          RTE_CACHE_LINE_SIZE, socket_id);
 913         if (txq->sw_ring == NULL)
 914                 goto fail_sw_ring_alloc;
 915
 916         ctrl_txq = sfc_txq_by_dp_txq(&txq->dp);
 917         if (ctrl_txq->evq->sa->tso) {
 918                 rc = sfc_efx_tso_alloc_tsoh_objs(txq->sw_ring,
 919                                                  info->txq_entries, socket_id);
 920                 if (rc != 0)
 921                         goto fail_alloc_tsoh_objs;
 922         }
 923
 924         txq->evq = ctrl_txq->evq;
 925         txq->ptr_mask = info->txq_entries - 1;
 926         txq->max_fill_level = info->max_fill_level;
 927         txq->free_thresh = info->free_thresh;
 928         txq->dma_desc_size_max = info->dma_desc_size_max;
 929
 930         *dp_txqp = &txq->dp;
 931         return 0;
 932
 933 fail_alloc_tsoh_objs:
 934         rte_free(txq->sw_ring);
 935
 936 fail_sw_ring_alloc:
 937         rte_free(txq->pend_desc);
 938
 939 fail_pend_desc_alloc:
 940         rte_free(txq);
 941
 942 fail_txq_alloc:
 943         return rc;
 944 }
 945
 946 static sfc_dp_tx_qdestroy_t sfc_efx_tx_qdestroy;
 947 static void
 948 sfc_efx_tx_qdestroy(struct sfc_dp_txq *dp_txq)
 949 {
 950         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
 951
 952         sfc_efx_tso_free_tsoh_objs(txq->sw_ring, txq->ptr_mask + 1);
 953         rte_free(txq->sw_ring);
 954         rte_free(txq->pend_desc);
 955         rte_free(txq);
 956 }
 957
 958 static sfc_dp_tx_qstart_t sfc_efx_tx_qstart;
 959 static int
 960 sfc_efx_tx_qstart(struct sfc_dp_txq *dp_txq,
 961                   __rte_unused unsigned int evq_read_ptr,
 962                   unsigned int txq_desc_index)
 963 {
 964         /* libefx-based datapath is specific to libefx-based PMD */
 965         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
 966         struct sfc_txq *ctrl_txq = sfc_txq_by_dp_txq(dp_txq);
 967
 968         txq->common = ctrl_txq->common;
 969
 970         txq->pending = txq->completed = txq->added = txq_desc_index;
 971         txq->hw_vlan_tci = 0;
 972
 973         txq->flags |= (SFC_EFX_TXQ_FLAG_STARTED | SFC_EFX_TXQ_FLAG_RUNNING);
 974
 975         return 0;
 976 }
 977
 978 static sfc_dp_tx_qstop_t sfc_efx_tx_qstop;
 979 static void
 980 sfc_efx_tx_qstop(struct sfc_dp_txq *dp_txq,
 981                  __rte_unused unsigned int *evq_read_ptr)
 982 {
 983         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
 984
 985         txq->flags &= ~SFC_EFX_TXQ_FLAG_RUNNING;
 986 }
 987
 988 static sfc_dp_tx_qreap_t sfc_efx_tx_qreap;
 989 static void
 990 sfc_efx_tx_qreap(struct sfc_dp_txq *dp_txq)
 991 {
 992         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
 993         unsigned int txds;
 994
 995         sfc_efx_tx_reap(txq);
 996
 997         for (txds = 0; txds <= txq->ptr_mask; txds++) {
 998                 if (txq->sw_ring[txds].mbuf != NULL) {
 999                         rte_pktmbuf_free(txq->sw_ring[txds].mbuf);
1000                         txq->sw_ring[txds].mbuf = NULL;
1001                 }
1002         }
1003
1004         txq->flags &= ~SFC_EFX_TXQ_FLAG_STARTED;
1005 }
1006
1007 static sfc_dp_tx_qdesc_status_t sfc_efx_tx_qdesc_status;
1008 static int
1009 sfc_efx_tx_qdesc_status(struct sfc_dp_txq *dp_txq, uint16_t offset)
1010 {
1011         struct sfc_efx_txq *txq = sfc_efx_txq_by_dp_txq(dp_txq);
1012
1013         if (unlikely(offset > txq->ptr_mask))
1014                 return -EINVAL;
1015
1016         if (unlikely(offset >= txq->max_fill_level))
1017                 return RTE_ETH_TX_DESC_UNAVAIL;
1018
1019         /*
1020          * Poll EvQ to derive up-to-date 'txq->pending' figure;
1021          * it is required for the queue to be running, but the
1022          * check is omitted because API design assumes that it
1023          * is the duty of the caller to satisfy all conditions
1024          */
1025         SFC_ASSERT((txq->flags & SFC_EFX_TXQ_FLAG_RUNNING) ==
1026                    SFC_EFX_TXQ_FLAG_RUNNING);
1027         sfc_ev_qpoll(txq->evq);
1028
1029         /*
1030          * Ring tail is 'txq->pending', and although descriptors
1031          * between 'txq->completed' and 'txq->pending' are still
1032          * in use by the driver, they should be reported as DONE
1033          */
1034         if (unlikely(offset < (txq->added - txq->pending)))
1035                 return RTE_ETH_TX_DESC_FULL;
1036
1037         /*
1038          * There is no separate return value for unused descriptors;
1039          * the latter will be reported as DONE because genuine DONE
1040          * descriptors will be freed anyway in SW on the next burst
1041          */
1042         return RTE_ETH_TX_DESC_DONE;
1043 }
1044
1045 struct sfc_dp_tx sfc_efx_tx = {
1046         .dp = {
1047                 .name           = SFC_KVARG_DATAPATH_EFX,
1048                 .type           = SFC_DP_TX,
1049                 .hw_fw_caps     = 0,
1050         },
1051         .features               = SFC_DP_TX_FEAT_VLAN_INSERT |
1052                                   SFC_DP_TX_FEAT_TSO |
1053                                   SFC_DP_TX_FEAT_MULTI_POOL |
1054                                   SFC_DP_TX_FEAT_REFCNT |
1055                                   SFC_DP_TX_FEAT_MULTI_SEG,
1056         .qsize_up_rings         = sfc_efx_tx_qsize_up_rings,
1057         .qcreate                = sfc_efx_tx_qcreate,
1058         .qdestroy               = sfc_efx_tx_qdestroy,
1059         .qstart                 = sfc_efx_tx_qstart,
1060         .qstop                  = sfc_efx_tx_qstop,
1061         .qreap                  = sfc_efx_tx_qreap,
1062         .qdesc_status           = sfc_efx_tx_qdesc_status,
1063         .pkt_burst              = sfc_efx_xmit_pkts,
1064 };