lib/librte_eal/linuxapp/kni/ethtool/igb/e1000_82575.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /*******************************************************************************
   3
   4   Intel(R) Gigabit Ethernet Linux driver
   5   Copyright(c) 2007-2013 Intel Corporation.
   6
   7   Contact Information:
   8   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
   9   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  10
  11 *******************************************************************************/
  12
  13 #ifndef _E1000_82575_H_
  14 #define _E1000_82575_H_
  15
  16 #define ID_LED_DEFAULT_82575_SERDES     ((ID_LED_DEF1_DEF2 << 12) | \
  17                                          (ID_LED_DEF1_DEF2 <<  8) | \
  18                                          (ID_LED_DEF1_DEF2 <<  4) | \
  19                                          (ID_LED_OFF1_ON2))
  20 /*
  21  * Receive Address Register Count
  22  * Number of high/low register pairs in the RAR.  The RAR (Receive Address
  23  * Registers) holds the directed and multicast addresses that we monitor.
  24  * These entries are also used for MAC-based filtering.
  25  */
  26 /*
  27  * For 82576, there are an additional set of RARs that begin at an offset
  28  * separate from the first set of RARs.
  29  */
  30 #define E1000_RAR_ENTRIES_82575 16
  31 #define E1000_RAR_ENTRIES_82576 24
  32 #define E1000_RAR_ENTRIES_82580 24
  33 #define E1000_RAR_ENTRIES_I350  32
  34 #define E1000_SW_SYNCH_MB       0x00000100
  35 #define E1000_STAT_DEV_RST_SET  0x00100000
  36 #define E1000_CTRL_DEV_RST      0x20000000
  37
  38 struct e1000_adv_data_desc {
  39         __le64 buffer_addr;    /* Address of the descriptor's data buffer */
  40         union {
  41                 u32 data;
  42                 struct {
  43                         u32 datalen:16; /* Data buffer length */
  44                         u32 rsvd:4;
  45                         u32 dtyp:4;  /* Descriptor type */
  46                         u32 dcmd:8;  /* Descriptor command */
  47                 } config;
  48         } lower;
  49         union {
  50                 u32 data;
  51                 struct {
  52                         u32 status:4;  /* Descriptor status */
  53                         u32 idx:4;
  54                         u32 popts:6;  /* Packet Options */
  55                         u32 paylen:18; /* Payload length */
  56                 } options;
  57         } upper;
  58 };
  59
  60 #define E1000_TXD_DTYP_ADV_C    0x2  /* Advanced Context Descriptor */
  61 #define E1000_TXD_DTYP_ADV_D    0x3  /* Advanced Data Descriptor */
  62 #define E1000_ADV_TXD_CMD_DEXT  0x20 /* Descriptor extension (0 = legacy) */
  63 #define E1000_ADV_TUCMD_IPV4    0x2  /* IP Packet Type: 1=IPv4 */
  64 #define E1000_ADV_TUCMD_IPV6    0x0  /* IP Packet Type: 0=IPv6 */
  65 #define E1000_ADV_TUCMD_L4T_UDP 0x0  /* L4 Packet TYPE of UDP */
  66 #define E1000_ADV_TUCMD_L4T_TCP 0x4  /* L4 Packet TYPE of TCP */
  67 #define E1000_ADV_TUCMD_MKRREQ  0x10 /* Indicates markers are required */
  68 #define E1000_ADV_DCMD_EOP      0x1  /* End of Packet */
  69 #define E1000_ADV_DCMD_IFCS     0x2  /* Insert FCS (Ethernet CRC) */
  70 #define E1000_ADV_DCMD_RS       0x8  /* Report Status */
  71 #define E1000_ADV_DCMD_VLE      0x40 /* Add VLAN tag */
  72 #define E1000_ADV_DCMD_TSE      0x80 /* TCP Seg enable */
  73 /* Extended Device Control */
  74 #define E1000_CTRL_EXT_NSICR    0x00000001 /* Disable Intr Clear all on read */
  75
  76 struct e1000_adv_context_desc {
  77         union {
  78                 u32 ip_config;
  79                 struct {
  80                         u32 iplen:9;
  81                         u32 maclen:7;
  82                         u32 vlan_tag:16;
  83                 } fields;
  84         } ip_setup;
  85         u32 seq_num;
  86         union {
  87                 u64 l4_config;
  88                 struct {
  89                         u32 mkrloc:9;
  90                         u32 tucmd:11;
  91                         u32 dtyp:4;
  92                         u32 adv:8;
  93                         u32 rsvd:4;
  94                         u32 idx:4;
  95                         u32 l4len:8;
  96                         u32 mss:16;
  97                 } fields;
  98         } l4_setup;
  99 };
 100
 101 /* SRRCTL bit definitions */
 102 #define E1000_SRRCTL_BSIZEPKT_SHIFT             10 /* Shift _right_ */
 103 #define E1000_SRRCTL_BSIZEHDRSIZE_MASK          0x00000F00
 104 #define E1000_SRRCTL_BSIZEHDRSIZE_SHIFT         2  /* Shift _left_ */
 105 #define E1000_SRRCTL_DESCTYPE_LEGACY            0x00000000
 106 #define E1000_SRRCTL_DESCTYPE_ADV_ONEBUF        0x02000000
 107 #define E1000_SRRCTL_DESCTYPE_HDR_SPLIT         0x04000000
 108 #define E1000_SRRCTL_DESCTYPE_HDR_SPLIT_ALWAYS  0x0A000000
 109 #define E1000_SRRCTL_DESCTYPE_HDR_REPLICATION   0x06000000
 110 #define E1000_SRRCTL_DESCTYPE_HDR_REPLICATION_LARGE_PKT 0x08000000
 111 #define E1000_SRRCTL_DESCTYPE_MASK              0x0E000000
 112 #define E1000_SRRCTL_TIMESTAMP                  0x40000000
 113 #define E1000_SRRCTL_DROP_EN                    0x80000000
 114
 115 #define E1000_SRRCTL_BSIZEPKT_MASK              0x0000007F
 116 #define E1000_SRRCTL_BSIZEHDR_MASK              0x00003F00
 117
 118 #define E1000_TX_HEAD_WB_ENABLE         0x1
 119 #define E1000_TX_SEQNUM_WB_ENABLE       0x2
 120
 121 #define E1000_MRQC_ENABLE_RSS_4Q                0x00000002
 122 #define E1000_MRQC_ENABLE_VMDQ                  0x00000003
 123 #define E1000_MRQC_ENABLE_VMDQ_RSS_2Q           0x00000005
 124 #define E1000_MRQC_RSS_FIELD_IPV4_UDP           0x00400000
 125 #define E1000_MRQC_RSS_FIELD_IPV6_UDP           0x00800000
 126 #define E1000_MRQC_RSS_FIELD_IPV6_UDP_EX        0x01000000
 127 #define E1000_MRQC_ENABLE_RSS_8Q                0x00000002
 128
 129 #define E1000_VMRCTL_MIRROR_PORT_SHIFT          8
 130 #define E1000_VMRCTL_MIRROR_DSTPORT_MASK        (7 << \
 131                                                  E1000_VMRCTL_MIRROR_PORT_SHIFT)
 132 #define E1000_VMRCTL_POOL_MIRROR_ENABLE         (1 << 0)
 133 #define E1000_VMRCTL_UPLINK_MIRROR_ENABLE       (1 << 1)
 134 #define E1000_VMRCTL_DOWNLINK_MIRROR_ENABLE     (1 << 2)
 135
 136 #define E1000_EICR_TX_QUEUE ( \
 137         E1000_EICR_TX_QUEUE0 |    \
 138         E1000_EICR_TX_QUEUE1 |    \
 139         E1000_EICR_TX_QUEUE2 |    \
 140         E1000_EICR_TX_QUEUE3)
 141
 142 #define E1000_EICR_RX_QUEUE ( \
 143         E1000_EICR_RX_QUEUE0 |    \
 144         E1000_EICR_RX_QUEUE1 |    \
 145         E1000_EICR_RX_QUEUE2 |    \
 146         E1000_EICR_RX_QUEUE3)
 147
 148 #define E1000_EIMS_RX_QUEUE     E1000_EICR_RX_QUEUE
 149 #define E1000_EIMS_TX_QUEUE     E1000_EICR_TX_QUEUE
 150
 151 #define EIMS_ENABLE_MASK ( \
 152         E1000_EIMS_RX_QUEUE  | \
 153         E1000_EIMS_TX_QUEUE  | \
 154         E1000_EIMS_TCP_TIMER | \
 155         E1000_EIMS_OTHER)
 156
 157 /* Immediate Interrupt Rx (A.K.A. Low Latency Interrupt) */
 158 #define E1000_IMIR_PORT_IM_EN   0x00010000  /* TCP port enable */
 159 #define E1000_IMIR_PORT_BP      0x00020000  /* TCP port check bypass */
 160 #define E1000_IMIREXT_SIZE_BP   0x00001000  /* Packet size bypass */
 161 #define E1000_IMIREXT_CTRL_URG  0x00002000  /* Check URG bit in header */
 162 #define E1000_IMIREXT_CTRL_ACK  0x00004000  /* Check ACK bit in header */
 163 #define E1000_IMIREXT_CTRL_PSH  0x00008000  /* Check PSH bit in header */
 164 #define E1000_IMIREXT_CTRL_RST  0x00010000  /* Check RST bit in header */
 165 #define E1000_IMIREXT_CTRL_SYN  0x00020000  /* Check SYN bit in header */
 166 #define E1000_IMIREXT_CTRL_FIN  0x00040000  /* Check FIN bit in header */
 167 #define E1000_IMIREXT_CTRL_BP   0x00080000  /* Bypass check of ctrl bits */
 168
 169 /* Receive Descriptor - Advanced */
 170 union e1000_adv_rx_desc {
 171         struct {
 172                 __le64 pkt_addr; /* Packet buffer address */
 173                 __le64 hdr_addr; /* Header buffer address */
 174         } read;
 175         struct {
 176                 struct {
 177                         union {
 178                                 __le32 data;
 179                                 struct {
 180                                         __le16 pkt_info; /*RSS type, Pkt type*/
 181                                         /* Split Header, header buffer len */
 182                                         __le16 hdr_info;
 183                                 } hs_rss;
 184                         } lo_dword;
 185                         union {
 186                                 __le32 rss; /* RSS Hash */
 187                                 struct {
 188                                         __le16 ip_id; /* IP id */
 189                                         __le16 csum; /* Packet Checksum */
 190                                 } csum_ip;
 191                         } hi_dword;
 192                 } lower;
 193                 struct {
 194                         __le32 status_error; /* ext status/error */
 195                         __le16 length; /* Packet length */
 196                         __le16 vlan; /* VLAN tag */
 197                 } upper;
 198         } wb;  /* writeback */
 199 };
 200
 201 #define E1000_RXDADV_RSSTYPE_MASK       0x0000000F
 202 #define E1000_RXDADV_RSSTYPE_SHIFT      12
 203 #define E1000_RXDADV_HDRBUFLEN_MASK     0x7FE0
 204 #define E1000_RXDADV_HDRBUFLEN_SHIFT    5
 205 #define E1000_RXDADV_SPLITHEADER_EN     0x00001000
 206 #define E1000_RXDADV_SPH                0x8000
 207 #define E1000_RXDADV_STAT_TS            0x10000 /* Pkt was time stamped */
 208 #define E1000_RXDADV_STAT_TSIP          0x08000 /* timestamp in packet */
 209 #define E1000_RXDADV_ERR_HBO            0x00800000
 210
 211 /* RSS Hash results */
 212 #define E1000_RXDADV_RSSTYPE_NONE       0x00000000
 213 #define E1000_RXDADV_RSSTYPE_IPV4_TCP   0x00000001
 214 #define E1000_RXDADV_RSSTYPE_IPV4       0x00000002
 215 #define E1000_RXDADV_RSSTYPE_IPV6_TCP   0x00000003
 216 #define E1000_RXDADV_RSSTYPE_IPV6_EX    0x00000004
 217 #define E1000_RXDADV_RSSTYPE_IPV6       0x00000005
 218 #define E1000_RXDADV_RSSTYPE_IPV6_TCP_EX 0x00000006
 219 #define E1000_RXDADV_RSSTYPE_IPV4_UDP   0x00000007
 220 #define E1000_RXDADV_RSSTYPE_IPV6_UDP   0x00000008
 221 #define E1000_RXDADV_RSSTYPE_IPV6_UDP_EX 0x00000009
 222
 223 /* RSS Packet Types as indicated in the receive descriptor */
 224 #define E1000_RXDADV_PKTTYPE_NONE       0x00000000
 225 #define E1000_RXDADV_PKTTYPE_IPV4       0x00000010 /* IPV4 hdr present */
 226 #define E1000_RXDADV_PKTTYPE_IPV4_EX    0x00000020 /* IPV4 hdr + extensions */
 227 #define E1000_RXDADV_PKTTYPE_IPV6       0x00000040 /* IPV6 hdr present */
 228 #define E1000_RXDADV_PKTTYPE_IPV6_EX    0x00000080 /* IPV6 hdr + extensions */
 229 #define E1000_RXDADV_PKTTYPE_TCP        0x00000100 /* TCP hdr present */
 230 #define E1000_RXDADV_PKTTYPE_UDP        0x00000200 /* UDP hdr present */
 231 #define E1000_RXDADV_PKTTYPE_SCTP       0x00000400 /* SCTP hdr present */
 232 #define E1000_RXDADV_PKTTYPE_NFS        0x00000800 /* NFS hdr present */
 233
 234 #define E1000_RXDADV_PKTTYPE_IPSEC_ESP  0x00001000 /* IPSec ESP */
 235 #define E1000_RXDADV_PKTTYPE_IPSEC_AH   0x00002000 /* IPSec AH */
 236 #define E1000_RXDADV_PKTTYPE_LINKSEC    0x00004000 /* LinkSec Encap */
 237 #define E1000_RXDADV_PKTTYPE_ETQF       0x00008000 /* PKTTYPE is ETQF index */
 238 #define E1000_RXDADV_PKTTYPE_ETQF_MASK  0x00000070 /* ETQF has 8 indices */
 239 #define E1000_RXDADV_PKTTYPE_ETQF_SHIFT 4 /* Right-shift 4 bits */
 240
 241 /* LinkSec results */
 242 /* Security Processing bit Indication */
 243 #define E1000_RXDADV_LNKSEC_STATUS_SECP         0x00020000
 244 #define E1000_RXDADV_LNKSEC_ERROR_BIT_MASK      0x18000000
 245 #define E1000_RXDADV_LNKSEC_ERROR_NO_SA_MATCH   0x08000000
 246 #define E1000_RXDADV_LNKSEC_ERROR_REPLAY_ERROR  0x10000000
 247 #define E1000_RXDADV_LNKSEC_ERROR_BAD_SIG       0x18000000
 248
 249 #define E1000_RXDADV_IPSEC_STATUS_SECP                  0x00020000
 250 #define E1000_RXDADV_IPSEC_ERROR_BIT_MASK               0x18000000
 251 #define E1000_RXDADV_IPSEC_ERROR_INVALID_PROTOCOL       0x08000000
 252 #define E1000_RXDADV_IPSEC_ERROR_INVALID_LENGTH         0x10000000
 253 #define E1000_RXDADV_IPSEC_ERROR_AUTHENTICATION_FAILED  0x18000000
 254
 255 /* Transmit Descriptor - Advanced */
 256 union e1000_adv_tx_desc {
 257         struct {
 258                 __le64 buffer_addr;    /* Address of descriptor's data buf */
 259                 __le32 cmd_type_len;
 260                 __le32 olinfo_status;
 261         } read;
 262         struct {
 263                 __le64 rsvd;       /* Reserved */
 264                 __le32 nxtseq_seed;
 265                 __le32 status;
 266         } wb;
 267 };
 268
 269 /* Adv Transmit Descriptor Config Masks */
 270 #define E1000_ADVTXD_DTYP_CTXT  0x00200000 /* Advanced Context Descriptor */
 271 #define E1000_ADVTXD_DTYP_DATA  0x00300000 /* Advanced Data Descriptor */
 272 #define E1000_ADVTXD_DCMD_EOP   0x01000000 /* End of Packet */
 273 #define E1000_ADVTXD_DCMD_IFCS  0x02000000 /* Insert FCS (Ethernet CRC) */
 274 #define E1000_ADVTXD_DCMD_RS    0x08000000 /* Report Status */
 275 #define E1000_ADVTXD_DCMD_DDTYP_ISCSI   0x10000000 /* DDP hdr type or iSCSI */
 276 #define E1000_ADVTXD_DCMD_DEXT  0x20000000 /* Descriptor extension (1=Adv) */
 277 #define E1000_ADVTXD_DCMD_VLE   0x40000000 /* VLAN pkt enable */
 278 #define E1000_ADVTXD_DCMD_TSE   0x80000000 /* TCP Seg enable */
 279 #define E1000_ADVTXD_MAC_LINKSEC        0x00040000 /* Apply LinkSec on pkt */
 280 #define E1000_ADVTXD_MAC_TSTAMP         0x00080000 /* IEEE1588 Timestamp pkt */
 281 #define E1000_ADVTXD_STAT_SN_CRC        0x00000002 /* NXTSEQ/SEED prsnt in WB */
 282 #define E1000_ADVTXD_IDX_SHIFT          4  /* Adv desc Index shift */
 283 #define E1000_ADVTXD_POPTS_ISCO_1ST     0x00000000 /* 1st TSO of iSCSI PDU */
 284 #define E1000_ADVTXD_POPTS_ISCO_MDL     0x00000800 /* Middle TSO of iSCSI PDU */
 285 #define E1000_ADVTXD_POPTS_ISCO_LAST    0x00001000 /* Last TSO of iSCSI PDU */
 286 /* 1st & Last TSO-full iSCSI PDU*/
 287 #define E1000_ADVTXD_POPTS_ISCO_FULL    0x00001800
 288 #define E1000_ADVTXD_POPTS_IPSEC        0x00000400 /* IPSec offload request */
 289 #define E1000_ADVTXD_PAYLEN_SHIFT       14 /* Adv desc PAYLEN shift */
 290
 291 /* Context descriptors */
 292 struct e1000_adv_tx_context_desc {
 293         __le32 vlan_macip_lens;
 294         __le32 seqnum_seed;
 295         __le32 type_tucmd_mlhl;
 296         __le32 mss_l4len_idx;
 297 };
 298
 299 #define E1000_ADVTXD_MACLEN_SHIFT       9  /* Adv ctxt desc mac len shift */
 300 #define E1000_ADVTXD_VLAN_SHIFT         16  /* Adv ctxt vlan tag shift */
 301 #define E1000_ADVTXD_TUCMD_IPV4         0x00000400  /* IP Packet Type: 1=IPv4 */
 302 #define E1000_ADVTXD_TUCMD_IPV6         0x00000000  /* IP Packet Type: 0=IPv6 */
 303 #define E1000_ADVTXD_TUCMD_L4T_UDP      0x00000000  /* L4 Packet TYPE of UDP */
 304 #define E1000_ADVTXD_TUCMD_L4T_TCP      0x00000800  /* L4 Packet TYPE of TCP */
 305 #define E1000_ADVTXD_TUCMD_L4T_SCTP     0x00001000  /* L4 Packet TYPE of SCTP */
 306 #define E1000_ADVTXD_TUCMD_IPSEC_TYPE_ESP       0x00002000 /* IPSec Type ESP */
 307 /* IPSec Encrypt Enable for ESP */
 308 #define E1000_ADVTXD_TUCMD_IPSEC_ENCRYPT_EN     0x00004000
 309 /* Req requires Markers and CRC */
 310 #define E1000_ADVTXD_TUCMD_MKRREQ       0x00002000
 311 #define E1000_ADVTXD_L4LEN_SHIFT        8  /* Adv ctxt L4LEN shift */
 312 #define E1000_ADVTXD_MSS_SHIFT          16  /* Adv ctxt MSS shift */
 313 /* Adv ctxt IPSec SA IDX mask */
 314 #define E1000_ADVTXD_IPSEC_SA_INDEX_MASK        0x000000FF
 315 /* Adv ctxt IPSec ESP len mask */
 316 #define E1000_ADVTXD_IPSEC_ESP_LEN_MASK         0x000000FF
 317
 318 /* Additional Transmit Descriptor Control definitions */
 319 #define E1000_TXDCTL_QUEUE_ENABLE       0x02000000 /* Ena specific Tx Queue */
 320 #define E1000_TXDCTL_SWFLSH             0x04000000 /* Tx Desc. wbk flushing */
 321 /* Tx Queue Arbitration Priority 0=low, 1=high */
 322 #define E1000_TXDCTL_PRIORITY           0x08000000
 323
 324 /* Additional Receive Descriptor Control definitions */
 325 #define E1000_RXDCTL_QUEUE_ENABLE       0x02000000 /* Ena specific Rx Queue */
 326 #define E1000_RXDCTL_SWFLSH             0x04000000 /* Rx Desc. wbk flushing */
 327
 328 /* Direct Cache Access (DCA) definitions */
 329 #define E1000_DCA_CTRL_DCA_ENABLE       0x00000000 /* DCA Enable */
 330 #define E1000_DCA_CTRL_DCA_DISABLE      0x00000001 /* DCA Disable */
 331
 332 #define E1000_DCA_CTRL_DCA_MODE_CB1     0x00 /* DCA Mode CB1 */
 333 #define E1000_DCA_CTRL_DCA_MODE_CB2     0x02 /* DCA Mode CB2 */
 334
 335 #define E1000_DCA_RXCTRL_CPUID_MASK     0x0000001F /* Rx CPUID Mask */
 336 #define E1000_DCA_RXCTRL_DESC_DCA_EN    (1 << 5) /* DCA Rx Desc enable */
 337 #define E1000_DCA_RXCTRL_HEAD_DCA_EN    (1 << 6) /* DCA Rx Desc header ena */
 338 #define E1000_DCA_RXCTRL_DATA_DCA_EN    (1 << 7) /* DCA Rx Desc payload ena */
 339 #define E1000_DCA_RXCTRL_DESC_RRO_EN    (1 << 9) /* DCA Rx Desc Relax Order */
 340
 341 #define E1000_DCA_TXCTRL_CPUID_MASK     0x0000001F /* Tx CPUID Mask */
 342 #define E1000_DCA_TXCTRL_DESC_DCA_EN    (1 << 5) /* DCA Tx Desc enable */
 343 #define E1000_DCA_TXCTRL_DESC_RRO_EN    (1 << 9) /* Tx rd Desc Relax Order */
 344 #define E1000_DCA_TXCTRL_TX_WB_RO_EN    (1 << 11) /* Tx Desc writeback RO bit */
 345 #define E1000_DCA_TXCTRL_DATA_RRO_EN    (1 << 13) /* Tx rd data Relax Order */
 346
 347 #define E1000_DCA_TXCTRL_CPUID_MASK_82576       0xFF000000 /* Tx CPUID Mask */
 348 #define E1000_DCA_RXCTRL_CPUID_MASK_82576       0xFF000000 /* Rx CPUID Mask */
 349 #define E1000_DCA_TXCTRL_CPUID_SHIFT_82576      24 /* Tx CPUID */
 350 #define E1000_DCA_RXCTRL_CPUID_SHIFT_82576      24 /* Rx CPUID */
 351
 352 /* Additional interrupt register bit definitions */
 353 #define E1000_ICR_LSECPNS       0x00000020 /* PN threshold - server */
 354 #define E1000_IMS_LSECPNS       E1000_ICR_LSECPNS /* PN threshold - server */
 355 #define E1000_ICS_LSECPNS       E1000_ICR_LSECPNS /* PN threshold - server */
 356
 357 /* ETQF register bit definitions */
 358 #define E1000_ETQF_FILTER_ENABLE        (1 << 26)
 359 #define E1000_ETQF_IMM_INT              (1 << 29)
 360 #define E1000_ETQF_1588                 (1 << 30)
 361 #define E1000_ETQF_QUEUE_ENABLE         (1 << 31)
 362 /*
 363  * ETQF filter list: one static filter per filter consumer. This is
 364  *                   to avoid filter collisions later. Add new filters
 365  *                   here!!
 366  *
 367  * Current filters:
 368  *    EAPOL 802.1x (0x888e): Filter 0
 369  */
 370 #define E1000_ETQF_FILTER_EAPOL         0
 371
 372 #define E1000_FTQF_VF_BP                0x00008000
 373 #define E1000_FTQF_1588_TIME_STAMP      0x08000000
 374 #define E1000_FTQF_MASK                 0xF0000000
 375 #define E1000_FTQF_MASK_PROTO_BP        0x10000000
 376 #define E1000_FTQF_MASK_SOURCE_ADDR_BP  0x20000000
 377 #define E1000_FTQF_MASK_DEST_ADDR_BP    0x40000000
 378 #define E1000_FTQF_MASK_SOURCE_PORT_BP  0x80000000
 379
 380 #define E1000_NVM_APME_82575            0x0400
 381 #define MAX_NUM_VFS                     7
 382
 383 #define E1000_DTXSWC_MAC_SPOOF_MASK     0x000000FF /* Per VF MAC spoof cntrl */
 384 #define E1000_DTXSWC_VLAN_SPOOF_MASK    0x0000FF00 /* Per VF VLAN spoof cntrl */
 385 #define E1000_DTXSWC_LLE_MASK           0x00FF0000 /* Per VF Local LB enables */
 386 #define E1000_DTXSWC_VLAN_SPOOF_SHIFT   8
 387 #define E1000_DTXSWC_LLE_SHIFT          16
 388 #define E1000_DTXSWC_VMDQ_LOOPBACK_EN   (1 << 31)  /* global VF LB enable */
 389
 390 /* Easy defines for setting default pool, would normally be left a zero */
 391 #define E1000_VT_CTL_DEFAULT_POOL_SHIFT 7
 392 #define E1000_VT_CTL_DEFAULT_POOL_MASK  (0x7 << E1000_VT_CTL_DEFAULT_POOL_SHIFT)
 393
 394 /* Other useful VMD_CTL register defines */
 395 #define E1000_VT_CTL_IGNORE_MAC         (1 << 28)
 396 #define E1000_VT_CTL_DISABLE_DEF_POOL   (1 << 29)
 397 #define E1000_VT_CTL_VM_REPL_EN         (1 << 30)
 398
 399 /* Per VM Offload register setup */
 400 #define E1000_VMOLR_RLPML_MASK  0x00003FFF /* Long Packet Maximum Length mask */
 401 #define E1000_VMOLR_LPE         0x00010000 /* Accept Long packet */
 402 #define E1000_VMOLR_RSSE        0x00020000 /* Enable RSS */
 403 #define E1000_VMOLR_AUPE        0x01000000 /* Accept untagged packets */
 404 #define E1000_VMOLR_ROMPE       0x02000000 /* Accept overflow multicast */
 405 #define E1000_VMOLR_ROPE        0x04000000 /* Accept overflow unicast */
 406 #define E1000_VMOLR_BAM         0x08000000 /* Accept Broadcast packets */
 407 #define E1000_VMOLR_MPME        0x10000000 /* Multicast promiscuous mode */
 408 #define E1000_VMOLR_STRVLAN     0x40000000 /* Vlan stripping enable */
 409 #define E1000_VMOLR_STRCRC      0x80000000 /* CRC stripping enable */
 410
 411 #define E1000_VMOLR_VPE         0x00800000 /* VLAN promiscuous enable */
 412 #define E1000_VMOLR_UPE         0x20000000 /* Unicast promisuous enable */
 413 #define E1000_DVMOLR_HIDVLAN    0x20000000 /* Vlan hiding enable */
 414 #define E1000_DVMOLR_STRVLAN    0x40000000 /* Vlan stripping enable */
 415 #define E1000_DVMOLR_STRCRC     0x80000000 /* CRC stripping enable */
 416
 417 #define E1000_PBRWAC_WALPB      0x00000007 /* Wrap around event on LAN Rx PB */
 418 #define E1000_PBRWAC_PBE        0x00000008 /* Rx packet buffer empty */
 419
 420 #define E1000_VLVF_ARRAY_SIZE           32
 421 #define E1000_VLVF_VLANID_MASK          0x00000FFF
 422 #define E1000_VLVF_POOLSEL_SHIFT        12
 423 #define E1000_VLVF_POOLSEL_MASK         (0xFF << E1000_VLVF_POOLSEL_SHIFT)
 424 #define E1000_VLVF_LVLAN                0x00100000
 425 #define E1000_VLVF_VLANID_ENABLE        0x80000000
 426
 427 #define E1000_VMVIR_VLANA_DEFAULT       0x40000000 /* Always use default VLAN */
 428 #define E1000_VMVIR_VLANA_NEVER         0x80000000 /* Never insert VLAN tag */
 429
 430 #define E1000_VF_INIT_TIMEOUT   200 /* Number of retries to clear RSTI */
 431
 432 #define E1000_IOVCTL            0x05BBC
 433 #define E1000_IOVCTL_REUSE_VFQ  0x00000001
 434
 435 #define E1000_RPLOLR_STRVLAN    0x40000000
 436 #define E1000_RPLOLR_STRCRC     0x80000000
 437
 438 #define E1000_TCTL_EXT_COLD     0x000FFC00
 439 #define E1000_TCTL_EXT_COLD_SHIFT       10
 440
 441 #define E1000_DTXCTL_8023LL     0x0004
 442 #define E1000_DTXCTL_VLAN_ADDED 0x0008
 443 #define E1000_DTXCTL_OOS_ENABLE 0x0010
 444 #define E1000_DTXCTL_MDP_EN     0x0020
 445 #define E1000_DTXCTL_SPOOF_INT  0x0040
 446
 447 #define E1000_EEPROM_PCS_AUTONEG_DISABLE_BIT    (1 << 14)
 448
 449 #define ALL_QUEUES              0xFFFF
 450
 451 /* Rx packet buffer size defines */
 452 #define E1000_RXPBS_SIZE_MASK_82576     0x0000007F
 453 void e1000_vmdq_set_loopback_pf(struct e1000_hw *hw, bool enable);
 454 void e1000_vmdq_set_anti_spoofing_pf(struct e1000_hw *hw, bool enable, int pf);
 455 void e1000_vmdq_set_replication_pf(struct e1000_hw *hw, bool enable);
 456 s32 e1000_init_nvm_params_82575(struct e1000_hw *hw);
 457
 458 u16 e1000_rxpbs_adjust_82580(u32 data);
 459 s32 e1000_read_emi_reg(struct e1000_hw *hw, u16 addr, u16 *data);
 460 s32 e1000_set_eee_i350(struct e1000_hw *);
 461 s32 e1000_set_eee_i354(struct e1000_hw *);
 462 s32 e1000_get_eee_status_i354(struct e1000_hw *, bool *);
 463 #define E1000_I2C_THERMAL_SENSOR_ADDR   0xF8
 464 #define E1000_EMC_INTERNAL_DATA         0x00
 465 #define E1000_EMC_INTERNAL_THERM_LIMIT  0x20
 466 #define E1000_EMC_DIODE1_DATA           0x01
 467 #define E1000_EMC_DIODE1_THERM_LIMIT    0x19
 468 #define E1000_EMC_DIODE2_DATA           0x23
 469 #define E1000_EMC_DIODE2_THERM_LIMIT    0x1A
 470 #define E1000_EMC_DIODE3_DATA           0x2A
 471 #define E1000_EMC_DIODE3_THERM_LIMIT    0x30
 472
 473 s32 e1000_get_thermal_sensor_data_generic(struct e1000_hw *hw);
 474 s32 e1000_init_thermal_sensor_thresh_generic(struct e1000_hw *hw);
 475
 476 /* I2C SDA and SCL timing parameters for standard mode */
 477 #define E1000_I2C_T_HD_STA      4
 478 #define E1000_I2C_T_LOW         5
 479 #define E1000_I2C_T_HIGH        4
 480 #define E1000_I2C_T_SU_STA      5
 481 #define E1000_I2C_T_HD_DATA     5
 482 #define E1000_I2C_T_SU_DATA     1
 483 #define E1000_I2C_T_RISE        1
 484 #define E1000_I2C_T_FALL        1
 485 #define E1000_I2C_T_SU_STO      4
 486 #define E1000_I2C_T_BUF         5
 487
 488 s32 e1000_set_i2c_bb(struct e1000_hw *hw);
 489 s32 e1000_read_i2c_byte_generic(struct e1000_hw *hw, u8 byte_offset,
 490                                 u8 dev_addr, u8 *data);
 491 s32 e1000_write_i2c_byte_generic(struct e1000_hw *hw, u8 byte_offset,
 492                                  u8 dev_addr, u8 data);
 493 void e1000_i2c_bus_clear(struct e1000_hw *hw);
 494 #endif /* _E1000_82575_H_ */